Hình 1.2 Sơ đồ chân
MÔ TẢ CHÂN
VCC
Chân cấp điện áp Vcc cho chip.
GND
Chân nối đất.
Port A , B , C :
Port A, B, C là port I/O (port nhập/xuất: input/output port)
Port D
Các chân của port D từ PD0 đến PD5, PD7 là chân I/O Các chân của port D còn được sử dụng cho các chức năng đặc biệt khác như được liệt kê dưới đây . Port D cũng nhận một số tín hiệu điều khiển để lập trình và kiểm tra bộ nhớ Flash.
PD1 TxD Phát dữ liệu của port nối tiếp
PD2 INT0 Ngõ vào ngắt ngoài 0
PD3 INT1 Ngõ vào ngắt ngoài 1
RST
Ngõ vào reset (thiết lập lại trạng thái ban đầu). Tất cả các chân I/O được reset đến mức logíc ngay sau khi RST lên mức cao. Việc duy trì chân RST ở mức cao trong 2 chu kỳ máy trong khi mạch dao động đang hoạt động sẽ reset chip.
XTAL 1
Ngõ vào đến mạch khuếch đại dao động đảo và ngõ vào đến mạch tạo xung clock bên trong.
XTAL 2
Ngõ ra từ mạch khuếch đại dao động đảo. CÁC ĐẶC TÍNH CỦA MẠCH DAO ĐỘNG.
XTAL 1 và XTAL 2 là ngõ vào và ngõ ra, theo thứ tự, của mạch khuếch đại đảo có thể được cấu hình để trở thành mạch dao động trên chip như được trình bày ở hình 1.3. Một tinh thể thạch anh hoặc mạch cộng hưởng gốm đều có thể sử dụng được. Để kích chip từ nguồnxung clock bên ngoài, chân XTAL 2 sẽ không kết nối trong khi chân ATAL 1 được kích như được trình bày ở hình 1.4. Không có yêu cầu nào về chu kỳ nhiệm vụ (duty cycle) của tín hiệu xung clock bên ngoài vì ngõ vào đến mạch vì ngõ vào đến mạch tạo xung clock bên trong sẽ đi qua một flipflop làm nhiệm vụ chia 2 tần số, nhưng các đặc tính về điện áp tối thiểu và tối đa của mức cao và mức thấp phải được xem xét. Lưu ý: C1,C2=30pF±10pF đối với các thạch anh ; C1,C2=40pF±10pF đối với các bộ cộng hưởng gốm.
Cấu hình kích xung clock bên ngoài.
I/O Port :
Các cổng vào ra của AVR đều có tính năng true Read – Modify – Write khi sử dụng chúng như các cổng vào ra thường. Nghĩa là chiều vào/ra của một chân có thể thay đổi riêng biệt mà không làm ảnh hưởng tới chiều vào/ra của các chân khác bằng các lệnh SBI và CBI. Tương tự với giá trị out ra (khi cấu hình cổng là cổng output) cũng như là việc cho phép hay không cho phép trở treo ở các chân. Bộ đệm ra có đặc tính lái dòng đối xứng với cả việc hút và tạo dòng. Bộ lái dòng đủ mạnh để điều khiển LED (20 mA theo như [1]). Các chân có thể chọn điện trở treo một cách độc lập. Tất cả các chân đều có diode bảo vệ. Dễ dàng thấy từ hình vẽ dưới các diode này sẽ bảo vệ các chân khỏi việc điện áp quá lớn từ ngoài ảnh hưởng đến vi điều khiển. Khi điện áp lớn hơn Vcc hoặc nhỏ hơn GND nó sẽ bị hạn biên về giá trị Vcc hoặc GND.
Mỗi PORT chiếm 3 địa chỉ trong vùng bộ nhớ vào/ra cho thanh ghi dữ liệu PORT, thanh ghi chiều vào/ra của PORT và PORT INPUT PINS. Riêng PORT INPUT PINS là bộ nhớ chỉ đọc. Thêm vào đó, bit Pull – Up Disable, PUD chứa trong thanh ghi SFIOR sẽ không cho phép điện trở pull up khi set bit này.
Mỗi PORT có 3 thanh ghi chứa các bit PORTxn, DDxn và PINxn (x=A..D, n= 0..7) nằm trong các thanh ghi tương ứng PORTx, DDRx và PINx. Các bit DDxn trong thanh ghi DDRx cho phép chọn chiều của một chân trong PORT. Khi bit này set thì chân đó sẽ được cấu hình là chân output và khi bit này clear thì chân đó sẽ được cấu hình là chân input. Khi bit PORTxn được set và chân được cấu hình là input thì điện trở treo sẽ được kích hoạt. Để tắt điện trở treo nội, bit PORTxn phải được xoá hoặc chân được cấu hình là chân output.
Khi chuyển giữa trạng thái tri-state ({DDxn,PORTxn}=0b00) và output high ({DDxn,PORTxn}=0b11) cần phải qua một trạng thái trung gian là cho phép pull-up ({DDxn,PORTxn}=0b10) hoặc output low ({DDxn,PORTxn}=0b01). Khuyến nghị là nên chọn trạng thái trung gian là cho phép pull up.
Tương tự khi chuyển giữa trạng thái pull up và output low.
Đọc giá trị tức thời tại các chân VĐK
Mặc dù cùng là VĐK của Atmel nhưng khác với họ AT89xx, dòng AVR qui định rõ ràng và tách bạch nhiệm vụ đọc ghi của từng chân trong cổng thông qua thanh ghi DDRx. Tuy nhiên, AVR cũng rất mềm dẻo trong việc đọc giá trị tức thời của các chân mà không cần phải biết chân đó đang dùng là chân vào hay ra nhờ vào thanh ghi PINxn. Giá trị trên thanh ghi PINxn chính là giá trị tức thời của chân n (n=0..7) ở port x (x=A..D). Ở đầu vào thanh ghi PINx có sử dụng các bộ chốt D-trigger giúp ổn định giá trị đầu vào. Tuy nhiên nó cũng gây ra sự trễ nho nhỏ khi đọc giá trị. Do vậy, khi đọc giá trị gửi ra trong phần mềm thì cần có một lệnh trễ giữa lệnh gửi ra và lệnh đọc vào.
- Riêng PortA được cấp nguồn từ AVCC. Vì vậy khi sử dụng PortA cần nối AVCC với +VCC. Trong trường hợp dùng chức năng ADC của PortA thì AVCC nên nối với +VCC thông qua mạch lọc.
- Dùng 3 thanh ghi cho mỗi port, gồm thanh ghi chiều (DDR), thanh ghi mức (PORT) và thanh ghi đọc (PIN) . (adsbygoogle = window.adsbygoogle || []).push({});
- Port có chức năng Read-Modify-Write (Đọc-sửa-xoá)
- Có thể xử lí từng chân của port (tức là xử lí từng bít của các thanh ghi) - Mỗi chân của port có thể có các trạng thái vào, ra và tổng trở cao tuỳ theo giá trị của 3 thanh ghi port
- Các chân của port đều có diode bảo vệ quá áp
- Có thể chọn điện trở kéo lên Rp cho từng chân của port - Dòng cấp và nhận cho mỗi chân đạt đến 20mA
- 1 chân vdk, khi dùng các chức năng khác nếu có (như ADC, SPI,...) thì không dùng đc chức năng vào/ra bình thường của port