Vi điều khiển có 5 nguồn ngắt:

- Bit cho phép thu (Ren: Receiver Enable): bit này nằm trong thanh gh

1/ Vi điều khiển có 5 nguồn ngắt:

- 2 nguồn ngắt ngoài, 2 Timer ngắt và 1 ngắt port nối tiếp. Tất cả các ngắt đều bị cấm sau khi reset hệ thống và cho phép bởi phần mềm.

2/ Cho phép và không cho phép ngắt:

— _ Mỗi nguồn ngắt được cho phép hoặc không cho phép thông qua thanh ghi

chức năng đặc biệt là thanh ghi IE (interrupt enable) ở tại địa chỉ 08AH.

Thanh ghi này được tóm tắt như sau:

Bít |Kíhiệu | Địa chỉ | Mô tả (1: cho phép, 0: không cho phép)

IE.7 | BA AFH Cho phép/không cho phép ngắt toàn bộ

IE.6 |EA AEH Không xác định

IE.5 | ET2 ADH | Cho phép ngắt Timer 2

IE.4 |ES ACH_ . | Cho phép ngắt port nối tiếp

IE.3 | ETI ABH | Cho phép ngắt Timer l

IE.2 |EXI AAH Cho phép ngắt ngoài 1

IE.1 | ET0 A9H Cho phép ngắt Timer 0

IE.0 | EX0 A8SH Cho phép ngắt ngoài 0

Chương 4 Khảo sát vỉ điều khiển 89C51

3/ Vectơ ngắt:

— Khi ngắt được chấp nhận giá trị được đưa vào PC (program counter) gọi là vectơ ngắt (interrupt vectở).

Vectơ ngắt Cờ ngắt Địa chỉ véctơ Reset hệ thống RST 0000H

External 0 IEO0 0003H

Timer 0 TRO 000BH

External 1 IEI 0013H

Tmer l TF1 00IBH

Port nối tiếp RI hoặc TI 0023H

Timer 2 TF2 hoặc EXF2

4/ Ngắt port nối tiếp:

Chỉ xảy ra khi cả hai cờ truyền (TD hoặc cờ ngắt (RI) được đặt lên 1. Ngắt truyền xảy ra khi bit cuối cùng trong SBUF truyền xong, tức là lúc này thanh ghi SBUF rỗng. Ngắt

nhận xảy ra khi SBUF đã hoàn thành việc nhận và đang đợi để đọc, tức là lúc này

thanh ghỉ SBUF đầy. Cả hai cờ ngắt này được đặt bởi phần cứng và xóa bởi phần mềm.

TP DTTPPPDDDDDDDDDDDDDDDDDDDDDDDDEEODDDEDDDEDEDEDDDDOEEOEDEDDIEEDDEDEE- G0 T0 TU G0

Chương 5 Một số vỉ mạch sử dụng trong mạch

CHƯƠNG 5 : MỘT SỐ VI MẠCH SỬ DỰNG TRONG MẠCH

5.1 Vi mạch giải mã đa tầng DTME MTS§870

1/ Mô tả chân : IN+ Toe |2 IN- +

x]| GS _VREF ST/GT FTe _EST

GND Ẹ GND STD

Hình 5.1: Sơ đổ chân vỉ mạch giải mã đa tầng DTMF MT8§870

+ Chân 1 (IN +): Ngõ vào (Non_Inverting Op_Amp)

+ Chân 2 (IN -) : Ngõ vào (Inverting Op_Amp)

+ Chân 3(GS) : (Gain Select), giúp truy xuất ngõ ra của bộ khuyếch đại vi sai đầu cuối qua sự nối điện trở hồi tiếp.

+ Chân 4 (Vref ) : Reference Voltage (ngõ ra), thường bằng Vdd/2.

+ Chân 5 &6 (IC) : Internal Conection, được nối với Vss.

+ Chân 7 (OSCI) : Clock (ngõ vào).

+ Chân 8 (OSC2) : Clock (ngõ vào), thạch anh 3,579 Mhz được nối giữa hai chân 7&8. + Chân 9 (Vss) : Điện áp cấp vào âm, thường là 0V.

+ Chân 10 (TOE) : Three State Output Enable (ngõ vào). Ngõ ra Q1 - Q4 hoạt động

khi TOE ở mức cao.

+ Chân 11-14 (Q1-Q4) : Three State Data (ngõ vào) : Khi TOE ở mức cao, các chân

này cung cấp các mã tương ứng với các cặp Tone dò tìm được (theo bảng giải mã chức năng). Khi TOE ở mức thấp, dữ liệu ra ở trạng thái trở kháng cao.

+ Chân 15 (STD) : delayed Steering (ngõ ra), ở mức cao khi cặp tần số Tone thu được đã ghi nhận và ngõ ra chốt thích hợp, trở về mức thấp khi điện áp trên ST/GT nhỏ

hơn điện áp ngưỡng (VItst).

+ Chân 16 (EST) : delayed Steering (ngõ ra), ở mức cao ngay khi bộ thuật toán số đã dò tìm được cặp Tone thích hợp (Signal condition). Sự mất signal condition tức thời làm cho EST trở lại mức thấp.