- Các tiêu chí chung để xây dựng hệ thống thông tin di động thế hệ ba (3G):
3.1.5.2.Nguyên lý trải phổ DSSS
Trải phổ dãy trực tiếp (DSSS : Direct Sequence Spreading Spectrum) : Thực hiện trải phổ bằng cách nhân tín hiệu nguồn với một tín hiệu giả ngẫu nhiên có tốc độ chip cao hơn rất nhiều so với tốc độ bit
Tốc độ chip tín hiệu giả ngẫu nhiên và tốc độ bit được tính theo công thức sau : RC = 1/TC
Rb = 1/Tb
Trong đó :
RC : tốc độ chip tín hiệu giả ngẫu nhiên. Rb : tốc độ bit.
TC : thời gian một chip. Tb : thời gian một bit.
3.1.5.3.Mã trải phổ
Các tín hiệu trải phổ băng rộng được tạo ra bằng cách sử dụng các chuỗi mã giả tạp âm PN (Pseudo Noise). Mã giả tập âm còn được gọi là mã giả ngẫu nhiên do có các tính chất thống kê của tạp âm trắng AWGN (Additive White Gaussian Noise) và có biểu hiện ngẫu nhiên, bất xác định. Tuy nhiên máy thu cần biết mã này để tạo bản sao một cách chính xác và đồng bộ với mã được phát để giải mã bản tin. Vì thế mã giả ngẫu nhiên phải hoàn toàn xác định.
Mã giả ngẫu nhiên được tạo ra bằng các bộ thanh ghi dịch có mạch hồi tiếp tuyến tính (LFSR : Linear Feedback Shift Register) và các cổng XOR.
Một chuỗi thanh ghi dịch hồi tiếp tuyến tính được xác định bởi một đa thức tạo mã tuyến tính bậc m (m > 0) :
Tb = Tn
Tb = Tn Tc
Tb : Thời gian một bit của luồng số cần phát
Tn : Chu kỳ của mã giả ngẫu nhiên dùng cho trải phổ TC : Thời gian một chip của mã trải phổ
Hình 3.4. Trải phổ chuỗi trực tiếp (DSSS)
c i Si(1) Si(2) g 1 g 2 g m-1 c i-m Đến bộ điều chế Si(m)
Hình 3.5. Mạch thanh ghi dịch tạo chuỗi PN
Si(j) : Là giá trị phần tử nhớ j trong thanh ghi dịch ở xung đồng hồ i. gi = 0 : khóa mở, gi = 1 : khóa đóng.
( ) 1 01 1 1x ... g x g g x g x g m m m m + + + + = − − (với gm = g0 = 1). xm : Đơn vị trễ.
Giả sử ta nạp chuỗi giá trị khởi đầu cho thanh ghi dịch : S0 = {S0(1), S0(1), …S0(m)}
Giá trị đầu ra trong (m -1) xung đồng hồ đầu tiên là : C0 = S0(m)
C1 = S0(m-1) ….
Cm-1 = S0(1)
Tại xung đồng hồ thứ i (i > m-1) ta có trạng thái của thanh ghi dịch : Si(m) = Si-1(m-1) = Si-2(m-2) = …= Si-m+1(1) (*)
Si-m+1(1) = g1.Si-m(1) + g2.Si-m(2) + …+ Si-m(m) (gm = 1) => Si(m) = g1.Si-m(1) + g2.Si-m(2) + …+ Si-m(m)
Áp dụng công thức (*), ta có :
Si(m) = g1.Si-1(m) + g2.Si-2(m) + …+ Si-m(m)
Giá trị đầu ra tại xung thứ i chính là giá trị phần tử nhớ Si(m) của thanh ghi dịch :
=> Ci = g1.Ci-1 + g2.Ci-2 + …+ Ci-m
Hay :
Ci+m = g1.Ci+m-1 + g2.Ci+m-2 + …+ Ci
Tốc độ của mạch như trên bị hạn chế về tốc độ do tổng thời gian trễ trong các thanh ghi và các cổng loại trừ ở đường hồi tiếp. Để hạn chế thời gian trễ, nâng cao tốc độ của mạch tạo mã ngẫu nhiên ta có thể sử dụng sơ đồ mạch sau :
Si(1) Si(2) g2 gm-1 ci Đến bộ điều chế Si(m)
Hình 3.6. Mạch thanh ghi dịch tạo chuỗi PN tốc độ cao
Si(j) : Là giá trị phần tử nhớ j trong thanh ghi dịch ở xung đồng hồ i. gi = 0 : khóa mở, gi = 1 : khóa đóng.
3.1.6.Truy nhập gói