Ngắt mặt nạ INT1I —INT6.

Một phần của tài liệu Điều khiển vận tốc độ cơ không đồng bộ dùng bộ biến tần (Trang 68 - 69)

V x ẸKhi đó ta có sơ đồ mạch gần đúng là

ngắt mặt nạ INT1I —INT6.

+Công suất:

-Kỹ thuật CMOS tĩnh.

Bốn chế độ giảm công suất để giảm tiêu đùng công suất.

-_ Mô phỏng : IEE Standard 1149, kiểm tra xử lý giao tiếp cổng với mức mô phỏng quét cơ bản trên on-chip.

- Tốc độ : thời gian chu kỳ lệnh là 50ns ( 20 IPSS ), với các phân lớn các lệnh có một chu kỳ.

+Quản lý sự kiện:

- Mạch điều chế độ rộng xung (PWMI).

-_ Ba bộ định thì đa dụng ( timer general purpose ) 16 bit với 6 chế độ chọn là chế

độ đêm liên tục (continuous up counting), chê độ đêm lên và xuông liên tục

Page-63

up/down counting), chỉ đếm lên ( single up counting). chế độ đếm lên và xuống đơn ( single up/down counting), chế độ giữ và dừng ( hold/stop).

- Ban bộ so sánh toàn phân ( full compare unit ) có khả năng tạo trễ, ba bộ so sánh đơn ( simple compare unit ).

- Bốn bộ chụp ( capture unit), trong đó hai bộ dùng để giao tiếp encoder. - Mạch đếm xung vào của encoder QEP.

+Bộ biến đổi Analog-Digital 10 bit kép (ADC).

+28 chân I/O đa hợp hai chức năng.

+Môôdun vòng khóa pha PLL ( phase-lock loop).

+Môdun thời gian kiểm tra ( watchdog timer ) với ngắt thời gian thực ( real — time Interrupt — RTI ).

+Có hai công giao tiếp nối tiếp là giao tiếp truyền thông nối tiếp (SCI) và giao tiếp ngoại vi nối tiếp ( SPD.

+Các công cụ:

-Biên dịch, hợp ngữ. liên kết và gỡ rối nguồn C ( phần mềm Code Composer ) .

-Sản phẩm mô phóng đây dãy: tự mô phỏng ( XDSŠ10) và môdun tương ứng với bộ mô phỏng ƑFAG.

-Điều khiển động cơ số, 3 thành phần và cung cấp khả năng phát triển logic mờ. 5.3.3. Bộ nhớ

+Khái quát chung về bộ nhớ và không gian I/O:

“ F24x có cấu trúc dựa trên cấu trúc Havard và không gian bộ nhớ được xử lý

trên ba tuyến song song: tuyến địa chỉ chương trình (PAB). tuyến địa chỉ đọc dữ

Một phần của tài liệu Điều khiển vận tốc độ cơ không đồng bộ dùng bộ biến tần (Trang 68 - 69)

Tải bản đầy đủ (PDF)

(87 trang)