- _ Tích hợp bộ đêm thời gian thực.
| - 4 kênh PWM.
- - 8 kênh ADC 10 bít với :
+8 kênh chế độ đơn.
| + 7 kênh vi sai
+_ 2 kênh vi sai tích hợp bộ khuyếch đại 1x, 10x, 200x.
- _ Giao diện nối tiếp 2 dây (SCL, SDA), USART, SPI
- Watchdog time.
| - _ Chế độ so sánh Analog.
- _ Tích hợp dao động RC bên trong lên tới 8 Mhz.
- _ Các nguồn ngất trong và ngoài.
Ï]—_TẾỌỢGỌT"--H_--NGGGGGG--GGGGỌGGGỌGGGHN GỌI ợẸỹnAASASBABAaaraaanaasaanaaaaaaơơờơờợớơngnuơnu ng guz„ýZš"
¡SVTH: Thịnh Văn Minh -- Lê Minh Hiển Trang 65
LUẬN ÁN TÓT NGHIỆP
Ì ==—====ễễễễễễễễ———
- 6 chế độ Sleep: Idle, ADC Noise Reduction, Power-save, | Power-down, Standby và Extended Standby.
- _ Chip 40 chân với 32 ngõ vào/ra. - Nguồn sử dụng : 2.7— 5.5V.
2.1.2.2 Sơ đồ chân :
| (XCK/T0) PBO LÍ 1 « 40 [1 PA0 (ADC0) | (T1) PB1 CỊ 2 39 F1 PA1 (ADC1) | (T1) PB1 CỊ 2 39 F1 PA1 (ADC1) | (INT2/AING) PB2 L] 3 38 1 PA2 (ADC2) (OC0/AIN1) PB3 CỈ 4 37 H PA3 (ADC2) (8Š) PB4 LỊ 5 36 F1 PA4 (ADC4) (MOSI) PB5 LÌ 6 35 1 PA5 (ADCB) | (MISO) PB6 LÍ 7 34 1 PA6 (ADC6) (SCK) PB7 CỈ 8 33 1 PA7 (ADC7) | RESET L| 9 VCC LÍ 10 32 31 AREF GND GND LÍ 11 30 H AVCC XTAL2 LÌ 12 z9 h PC7 (TOSC2) XTAL1 LỶ 13 28 1 PC6 (TOSC?) (RXD) PDO CỈ 14 27 H PC5 (TD) (TXD} PD1 CÍ 15 26 H PC4 (TDO) (NT0) PD2 CÍ 16 z5 PC3 (TMS) (INT1) PD3 CỈ 17 24 h PC2 (TCK) (OC1B) PD4 CÌ 18 23 E PC1 (§DA) (OC1A) PD5 C| 19 22 PC0 (SCL) (ICP1) PD6 CỊ 20 21D PD7 (OC2)
Hình 2.1 : Sơ đồ chân AVR ATMEGAl6
Mô tả chân :
Port A (PA7...PA0) : vào ra 2 hướng 8-bit với điện trở nội (tuỳ chọn), nếu
ADC được sử dụng thì Port A cũng là 8 ngõ vào chuyên đôi ADC. Khi Port A được
set làm input và bên ngoài nôi mass thì nó là nguồn đòng nêu điện trở bên trong được kích hoạt. Các chân Port A sẽ là tông trở cao sau khi RESET.
Port B (PB7...PB0) : vào ra 2 hướng 8-bit với điện trở nội (tuỳ chọn). Khi Port
B được set làm input và bên ngoài nỗi mass thì nó là nguồn dòng nêu điện trở bên trong được kích hoạt. Các chân Port A sẽ là tông trở cao sau khi RESET.
Port C (PC7...PC0) : vào ra 2 hướng 8-bit với điện trở nội (tuy chọn). Khi Port
€ được set làm input và bên ngoài nối mass thì nó là nguồn dòng nêu điện trở bên
trong được kích hoạt. Các chân Port A sẽ là tông trở cao sau khi RESET. Nêu JTAG được cho phép thì điện trở nội ở các chân PC5(TDD, PC3(TM®S) v à PC2(TCK) sẽ set nêu điêu kiện RESET xảy ra.
ˆ LUẬN ÁN TÓT NGHIỆP CBHD: Th.S Trần Đình Huy
.ẳẮ...——ỖỒ`ồŠ]———.-..=.
Port D (PD7...PD0) : vào ra 2 hướng 8-bit với điện trở nội (tuỳ chọn). Khi Port D được set làm input và bên ngoài nội mass thì nó là nguồn dòng nếu điện trở bên trong được kích hoạt. Các chân Port A sẽ là tổng trở cao sau khi RESET.
RESET : ngõ vào reset, tích cực mức thấp.
XTALI : ngõ vào dao động đảo và là ngõ vào của mạch dao động XTAL2 : ngõ ra dao động đảo.
AVCC : là chân cấp nguồn cho Port A và chuyển đổi A/D.
AREE : là chân analog tham chiếu cho chuyển đổi A/D.
AVR xử lý nhanh hơn với 32 thanh ghi đa mục đích 8-bít xử lý trong 1 chu kỳ xung clock. 6 trong 32 thanh ghi được dùng như 3 thanh ghi pointer l6 bít trực tiếp
DPTR.
Ghi chủ-
- Khối Flash Program Memory : Khối nhớ Elash dùng để ghi chương trình người dùng lập trình có dung lượng tùy thuộc môi chip AVR.