Mô phỏng hoạt động của lọc thích nghi.

Một phần của tài liệu nghiên cứu thiết kế mạch lọc thích nghi sử dụng lớp thuật toán lms với công nghệ fpga (Trang 64 - 66)

D n () ∈ () n2 → const kh in →∞

E nν nk k

3.3. Mô phỏng hoạt động của lọc thích nghi.

3.3.1. Lọc thích nghi LMS 40 taps

Với cấu trúc như đã trình bày ở các phần trên đây, sử dụng chương trình Simulink trong MatLab để khảo sát lọc thích nghi LMS 40 taps, ta nhận được kết quả như ở hình 3.10:

Hình 3.10. Thực hiện mềm và cứng thuật toán khử nhiễu thích nghi LMS, thực hiện cứng với số tap bằng 40

Trên hình 3.10, đồ thị trên cùng là tín hiệu ra của mạch lọc LMS thực hiện bằng phần mềm, tiếp theo là thực hiện bằng phần cứng, hình dưới cùng là sai số giữa 2 phương án. Ta nhận thấy 2 phương án đều cho chất lượng như nhau (sai lệch coi như bằng 0).

3.3.2. Lọc thích nghi khử nhiễu dùng LMS với số tap nhỏ hơn 40.

Khi thiết kế mạch lọc, ta luôn mong muốn số tap càng ít càng tốt, bởi khi đó sẽ giảm được tài nguyên khi thiết kế, giảm được thời gian giữ chậm, nói cách khác mạch lọc làm việc nhanh hơn. Tuy nhiên điều này lại phải trả giá bằng chất lượng chọn lọc tín hiệu. Hình 3.11 mô tả tín hiệu đầu ra của mạch lọc thích nghi LMS với số tap bằng 30. Ta nhận thấy lỗi đã xuất hiện đáng kể nếu so sánh với phương án mềm. Khi giảm bậc của mạch lọc, lỗi còn tiếp tục tăng cao hơn nữa. Tuy nhiên cần nhấn mạnh rằng ở đây đang thiết kế mạch lọc khử nhiễu thích nghi cho tín hiệu âm thanh, nó đòi hỏi tốc độ và độ phức tạp cao hơn một số dạng khác, chẳng hạn mạch kiểm soát nhiệt độ, ở đó các quá trình đều là các đại lượng biến thiên chậm, hơn nữa số lượng bit cho mỗi mẫu không cần thiết phải quá lớn.

Hình 3.11. Thực hiện mềm và cứng thuật toán khử nhiễu thích nghi LMS, thực hiện cứng với số tap bằng 30

Chương trình viết bằng VHDL cho lọc thích nghi LMS với số lượng tap bằng 40 được cho ở phần phụ lục 2.

Một phần của tài liệu nghiên cứu thiết kế mạch lọc thích nghi sử dụng lớp thuật toán lms với công nghệ fpga (Trang 64 - 66)

Tải bản đầy đủ (DOC)

(123 trang)
w