D n () ∈ () n2 → const kh in →∞
y _c vector cột mà xuất hiện phía bên trái của (2.37) Đó là,
GIẢI PHÁP VÀ KẾT QUẢ THIẾT KẾ LỌC THÍCH NGHI VỚI FPGA 3.1 Khử nhiễu cho tín hiệu nhờ lọc thích nghi LMS.
3.1. Khử nhiễu cho tín hiệu nhờ lọc thích nghi LMS.
Không mất tính tổng quát, ta xem xét thiết kế mạch lọc khử nhiễu thích nghi cho tín hiệu thoại, qua đó có thể dễ dàng xây dựng cho các mục đích khác.
Loại bỏ nhiễu thích nghi là một phương pháp khử nhiễu bằng cách trừ đi thành phần nhiễu trong tín hiệu thu được kết hợp với một quá trình điều khiển hệ thống cho mục đích cải thiện tỷ lệ tín/tạp (SNR). Thông thường, phương pháp khử nhiễu không thích nghi không thích hợp để khử nhiễu từ tín hiệu thu được bởi vì hệ thống điều khiển có thể mang lại một kết quả rất tai hại là làm tăng công suất của nhiễu tại đầu ra của máy thu. Tuy nhiên khi quá trình lọc và khử nhiễu đều được điều khiển bởi một thuật toán xử lý tín hiệu thích nghi thì sẽ tạo ra một hệ thống có hiệu quả tốt hơn so với việc khử trực tiếp nhiễu từ tín hiệu thu được. Hệ thống khử nhiễu thích nghi có hai đầu vào và một vòng lặp kín như được minh họa trên hình dưới:
Hình 3.1. Mô hình khử nhiễu thích nghi
Hai đầu vào của hệ thống được nhận từ một cặp các bộ cảm biến chính và bộ cảm biến phụ. Sensor chính sẽ tiếp nhận cả tín hiệu có ích và nhiễu để hình thành tín hiệu d(n), trong khi đó sensor phụ chỉ thu được nhiễu. Trong thực tế nhiễu xuất phát từ 1 nguồn nhưng đi theo các đường khác nhau để tới các sensor, kết quả là nhiễu cảm biến bởi 2 sensor là khác nhau nên không thể đơn giản thực hiện phép trừ để nhận lấy tín hiệu có ích ( tín hiệu sạch).
Bộ cảm biến chính nhận tín hiệu s n( ) đã bị méo do có tác động của nhiễu cộng tính ν0( )n :
d n( )=s n( )+ν0( )n (3.1)
Trong đó tín hiệu s n( ) và nhiễu ν0( )n là không tương quan với nhau.
Bộ cảm biến phụ thu được nhiễu ν1( )n . ν1( )n không tương quan với
( )
s n nhưng lại có quan hệ với ν0( )n . Sự quan hệ đó được biểu diễn như sau :
[ ( ) (1 )] 0
E s nν n k− =
Và
[ 1( ) (0 )] ( )