Đụi khi bộ lập lịch của một router phải thực hiện nhiều hơn việc chốn lưu lượng thụng thường ở mức gúi IP. Khả năng của bộ lập lịch cho việc chốn lưu lượng một cỏch trụi chảy thuộc hàng đợi khỏc nhau phụ thuộc kết nối biờn ngoài cú thể truyền dẫn mỗi gúi nhanh như thế nào. Với cỏc kết nối tốc độ cao (như là mạng SONET hoặc SDH 150 Mbps), một gúi tin IP dài 1500 byte cần ớt nhất 80 μs để truyền dẫn. Điều này cho phộp bộ lập lịch phõn chia băng thụng kết nối trong những khe thời gian 80 μs. Tuy nhiờn tại biờn của mạng Internet, nhiều kết nối đang vận hành tại tốc độ 1 Mbps hoặc thấp hơn – trong khoảng rộng từ 56 đến 128 Kbps cho mạng số dịch vụ tớch hợp (ISDN) ở Bắc Mĩ và Chõu Âu, và xuống tới 28,8 Kbps trong trường hợp kết nối modem dial-up.
Một gúi tin IP được truyền dẫn qua kết nối 128 Mbps mất khoảng 94 ms, là một trở ngại về măt thời gian cho việc hoàn thành truyền dẫn. Cú hay khụng sự quan tõm đến sự ảnh hưởng của jitter cú trong phõn loại ở cỏc hàng đợi khỏc nhau, cỏc gúi đú cũng trải qua biến động trễ 94 ms khi bộ lập lịch kộo gúi tin 1500 byte từ cỏc hàng đợi khỏc. Rừ ràng điều này gõy ra một số vấn đề nếu cỏc ứng dụng QoS nhạy cảm được hỗi trợ ở khớa cạnh xa hơn của cỏc kết nối tốc độ thấp thụng thường.
Giải phỏp cơ bản là thực hiện việc bổ sung cỏc đoạn cỏc gúi IP tại mức kết nối một cỏch rừ ràng cho chớnh tầng IP. Kiến trỳc CQS sau đú được ỏp dụng tại mức kết nối bởi cỏc phõn đoạn hàng đợi tốt hơn là cỏc gúi nguyờn vẹn. Như vậy sự cho phộp bộ lập lịch chốn vào cỏc đoạn biờn giới (hỡnh 3.5). Bằng cỏch chọn lựa kớch thước đoạn nhỏ hơn phự hợp như một
tiếp cận cho phộp lưu lượng IP nhạy cảm với Jitter để trỏnh bị tồn đọng bờn cạnh cỏc gúi IP dài. Segement Queue Segement Queue Segement Queue Segement Queue Phõn loại Cổng 1 Cổng 2 Lập lịch Cổng M Pac- ket seg- ment ation
Hỡnh 3.5: Sự phõn đoạn trước lập lịch cải tiến việc chốn trờn kết nối tốc độ thấp.
Mặc dự ATM ban đầu được thiết kết cho đường kết nối tốc độ cao, thiết kế của nú phản ỏnh mối quan tõm tương tự với việc thu hẹp cực tiểu khoảng thời gian phõn loại khi duy trỡ kết nối. Tế bào ATM được thiết kế ngắn và mỗi chuyển mạch ATM là một vớ dụ về kiến trỳc CQS. Tế bào đến được xếp hàng để truyền phự hợp với nội dung trường nhận biết đường ảo (VPI) của chỳng. Sử dụng cỏc trường nhận dạng VCI/VPI, VC để định . Cỏc chuyển mạch ATM tốt cú cỏc hàng đợi cho mỗi lớp lưu lượng trờn mỗi cổng cơ sở và cỏc bộ lập lịch chuyển cỏc tế bào ra ngoài mỗi cổng phự hợp với băng thụng đảm bảo.