3.4.4.1 Cấu trúc kênh riêng đƣờng xuống (DPCH)
Kênh riêng đường xuống (DCH) được phát trên kênh vật lý riêng đường xuống. Chỉ có một kiểu kênh vật lý đường xuống. Kênh vật lý riêng đường xuống (DPCH đường xuống). Trong một kênh DPCH đường xuống, số liệu riêng được tạo ra bởi lớp hai và các lớp trên, nghĩa là kênh truyền tải riêng (DCH) được ghép kênh theo thời gian với thông tin điều khiển được tạo ra ở lớp một (các bit hoa tiêu, các lệnh điều khiển công suất phát TPC và một TFCI tùy chọn). DPCH đường xuống có thể được coi như là ghép kênh theo thời gian của hai kênh DPDCH và DPCCH như đường lên. UTRAN sẽ quyết định có phát TFCI hay không và nếu được quyết định thì tất cả các UE phải hỗ trợ việc sử dụng TFCI ở đường xuống.
Khe 0 Khe 1 Khe i Khe 14
Số liệu 1 Ndata 1 bit TPC NTCP bit TFCI NTCP bit Số liệu 2 Ndata 2 bit Hoa tiêu Npilot bit DPDCH DPCCH DPDCH DPCCH
Tslot = 2560 chip, 10.2k bit (k = 0…7)
SVTH: Phạm Đức Việt Lớp: KTVT B - K46
Hình 3.11. Cấu trúc khung cho DPCH đƣờng xuống
Ở hình 3.11 cho thấy cấu trúc khung của DPCH đường xuống. Mỗi khung dài 10 ms được chia thành 15 khe, mỗi khe dài Tslot = 2560 chip tương ứng với một chu kỳ điều khiển công suất.
Thông số k trên hình 3.11 xác định tổng số bit trên một khe của DPCH đường xuống. Quan hệ của nó với hệ số trải phổ như sau: SF = 512/2k
. Hệ số trải phổ có thể thay đổi từ 512 đến 4.
3.4.4.2 Các kênh vật lý chung đƣờng xuống a. Kênh hoa tiêu chung (CPICH)
CIPCH là kênh vật lý đường xuống có tốc độ cố định (30 kbps, SF = 256) để mang chuỗi bit/ký hiệu được định nghĩa trước. Hình 3.12 cho thấy cấu trúc khung của CPICH.
Trường hợp phân tập phát (vòng kín hay phân hở, CPICH sẽ được phát ở cả hai anten với cùng mã định kênh ngẫu nhiên hóa).
Khe 0 Khe 1 Khe i Khe 14
Chuỗi ký hiệu được định nghĩa trước
Tslot = 2560 chip, 10.2k bit (k = 0…7)
SVTH: Phạm Đức Việt Lớp: KTVT B - K46
Hình 3.12. Cấu trúc khung cho kênh hoa tiêu chung
b. Kênh vật lý điều khiển chung sơ cấp (P-CCPCH)
Hình 3.13. Cấu trúc khung vô tuyến cho kênh P-CCPCH
P-CCPCH là các kênh vật lý đường xuống tốc độ cố định (30 kbps, SF = 256) được sử dụng để mang BCH.
Cấu trúc khung của P-CCPCH (hình 3.13). Cấu trúc khung này khác với DPCH đường xuống ở chỗ không có lệnh TPC, TFCI và các bit hoa tiêu. P- CCPCH không được phát trong 256 chip đầu của từng khe. Trong khoảng thời gian này SCH sơ cấp và thứ cấp được phát
c. Kênh vật lý điều khiển chung thứ cấp (S-CCPCH)
S-CCPCH được sử dụng để mang thông tin FACH và PCH. Có hai kiểu S- CCPCH: Kiểu có TFCI và kiểu không có TFCI. UTRAN xác định có phát TFCI hay không, nếu có các UE phải hỗ trợ việc sử dụng TFCI. Tập các tốc độ cũng giống như đối với DPCH đường xuống. Cấu trúc khung của S-CCPCH (hình 3.14).
Khe 0 Khe 1 Khe i Khe 14
Số liệu 18 bit
Tslot = 2560 chip, 20 bit
Một khung vô tuyến, Tf = 10ms
(Tx tắt) 256 chip
SVTH: Phạm Đức Việt Lớp: KTVT B - K46
Thông số k trên hình 3.14 xác định tổng số bit trên khe thời gian kênh S- CCPCH đường xuống. Quan hệ giữa k và hệ số trải phổ như sau: SF = 256/2k. Hệ số trải phổ thay đổi từ 256 xuống 4. Các tốc độ bit và ký hiệu kênh là các tốc độ ngay khi trải phổ.
Hình 3.14. Cấu trúc khung cho S-CCPCH
FACH và PCH được sắp xếp trên cùng một hay ở các kênh S-CCPCH khác nhau. Nếu FACH và PCH được sắp xếp trong cùng khung. Sự khác biệt chính giữa kênh CCPCH và kênh vật lý riêng đường xuống là CCPCH không được điều khiển công suất vòng trong. Sự khác biệt chính giữa P-CCPCH và S-CCPCH là P- CCPCH có tốc độ định trước cố định còn S-CCPCH có thể hỗ trợ tốc độ thay đổi với sự giúp đỡ của TFCI. Ngoài ra P-CCPCH phát liên tục trên toàn bộ ô còn S- CCPCH phát khi có số liệu và có thể phát trong một búp hướng hẹp giống như kênh vật lý riêng (chỉ đúng cho S-CCPCH cho S-CCPCH mang FACH).
d. Kênh đồng bộ (SCH)
Kênh đồng bộ (SCH) là tín hiệu đường xuống được sử dụng để tìm ô.
Tslot = 2560 chip, 10.2k bit (k = 0…7)
Một khung vô tuyến, Tf = 10ms
Khe 0 Khe 1 Khe i Khe 14
Số liệu Ndata bit TFCI NTFCI bit Hoa tiêu Npilot bit
SVTH: Phạm Đức Việt Lớp: KTVT B - K46
SCH gồm hai kênh con: SCH sơ cấp và thứ cấp. Các khung 10 ms của SCH sơ cấp và thứ cấp được chia thành 15 khe, mỗi khe dài 2560 chip. Hình 3.15 minh họa cấu trúc khung vô tuyến SCH.
SCH sơ cấp gồm một mã được điều chế 256 chip, mã đồng bộ sơ cấp PSC (Primary Synchronization) ký hiệu cp (hình 3.15). PSC như nhau trong mọi ô hệ thống.
Hình 3.15. Cấu trúc kênh đồng bộ (SCH)
SCH thứ cấp gồm phát lặp 15 chuỗi các mã được điều chế có độ dài 256 chip. Các mã đồng bộ thứ cấp (SSC) được phát đồng thời với SCH sơ cấp. SSC được ký hiệu csi,k trên hình 3.15, trong đó i = 1, 2, .., 64 là con số của nhóm mã dài 256. Chuỗi này ở SCH là thứ cấp chỉ thị mã ngẫu nhiên đường xuống của ô thuộc nhóm mã này.
e. Kênh vật lý dùng chung đƣờng xuống (PDSCH)
Kênh vật lý dùng chung đường xuống (PDSCH) được sử dụng để mang kênh dùng chung đường xuống. Kênh này được nhiều người sử dụng dùng chung trên cơ sở ghép kênh mã. Vì DSCH luôn liên kết với DCH nên PDSCH luôn liên kết với DPCH. Cấu trúc khung vô tuyến và khe thời gian của PDSCH (hình 3.16). Có hai phương pháp báo hiệu để thông báo cho UE về việc có số liệu cần giải mã trên DSCH: Hoặc bằng trường TFCI hoặc bằng báo hiệu lớp cao. Truyền
2560 chip Khe 0 SCH sơ cấp SCH thứ cấp Khe 1 Khe 14 256 chip acp acpi,1 acp acpi,0
Một khung vô tuyến, Tf = 10ms
acp
SVTH: Phạm Đức Việt Lớp: KTVT B - K46
dẫn PDSCH liên hết với PPCH là trường hợp đặc biệt của phát đa mã. PDSCH và DPCH không nhất thiết phải có cùng hệ số trải phổ, đối với PDSCH PDSCH hệ số trải phổ có thể thay đổi theo khung. Thông tin điều khiển lớp 1 liên quan được phát trên phần DPCCH và DPCH liên kết, PDSCH không chứa thông tin lớp vật lý.
Hình 3.16. Cấu trúc khung cho PDSCH
f. Kênh chỉ thị bắt (AICH)
Kênh chỉ thị bắt (AICH: Acquisition indicator Channel) là một kênh vật lý được sử dụng để mang các chỉ thị bắt. Chỉ thị bắt AIs tương ứng với chữ ký s trên kênh PRACH hoặc PCPCH. Lưu ý rằng đối với PCPCH, AICH hoăc tương ứng tiền tố truy nhập hoặc tiền tố CD. AICH tương ứng tiền tố truy nhập là AP-AICH còn AICH tương ứng tiền tố CD là CD-AICH. AP-AICH và CD-AICH sử dụng các mã định kênh khác nhau.
Khe 0 Khe 1 Khe i Khe 14
Số liệu Ndata bit
Tslot = 2560 chip, 10.2k bit (k = 0…6)
Một khung vô tuyến, Tf = 10ms
20 ms AS 0 AS 1 AS i AS AS AS 0 5120 chip, 40 bit a0 a1 a2 a31 a32 a39 Phần AI Phần không sử dụng
SVTH: Phạm Đức Việt Lớp: KTVT B - K46
Hình 3.17. Cấu trúc kênh chỉ thị bắt (AICH)
Cấu trúc của AICH (hình 3.17), AICH gồm một chuỗi lặp của 15 khe truy nhập liên tiếp (AS: Time Slot), mỗi khe dài 40 bit. Mỗi khe gồm hai phần: Phần chỉ thị bắt (AI) gồm 32 ký hiệu giá trị thực a0,…, a31 và một phần không sử dụng gồm 8 ký hiệu giá trị thực a32,…, a39.
Kênh có hệ số trải phổ bằng 256.
g. Kênh chỉ thị tìm gọi (PICH)
Kênh chỉ thị tìm gọi (PICH) là kênh vật lý tốc độ cố định (SF = 256) được sử dụng để mang các chỉ thị tìm gọi (PI) luôn liên kết với S-CCPCH mà ở đó kênh PCH được sắp xếp lên. Hình 3.18 minh họa cấu trúc khung vô tuyến của PICH. Một khung PICH dài 10 ms chứa 300 bit (b0, b1,…, b299). Trong số đó, 288 bit (b0, b1,…, b287) được sử dụng để mang các chỉ thị tìm gọi và 12 bit còn lại (b288, b289,…, b299) không được định nghĩa.
Hình 3.18. Cấu trúc kênh chỉ thị tìm gọi (PICH)