VI. BỘ XỬ LÝ ARM
Tổ chức thanh ghi:
Hình 26 mô tả thanh ghi người dùng có thể nhìn thấy cho ARM. Bộ vi xử lý ARM có tổng số 37 thanh ghi 32-bit, phân loại như sau:
• Ba mươi mốt thanh ghi được đề cập trong hướng dẫn ARM như thanh ghi đa năng. Trong thực tế, một số trong số này, chẳng hạn như các bộ đếm chương trình, có mục đích đặc biệt.
• Sáu ghi trạng thái chương trình. Thanh ghi được bố trí trong ngân hàng một phần chồng chéo, với bộ vi xử lý hiện tại chế độ xác định mà ngân hàng có sẵn. Bất cứ lúc nào, mười sáu đánh số thanh ghi và một hoặc hai thanh ghi trạng thái chương trình có thể nhìn thấy, với tổng số 17 hoặc 18 phần có thể nhìn thấy thanh ghi. Hình 26 được hiểu như sau: • Thanh ghi qua R0 R7, thanh ghi R15 (chương trình truy cập) và hiện tại trạng thái chương trình thanh ghi (CPSR) có thể nhìn thấy và chia sẻ bởi tất cả các chế độ.
• Thanh ghi R8 thông qua R12 được chia sẻ bởi tất cả các chế độ trừ ngắt nhanh, có thanh ghi riêng của nó R8 FIQ thông qua R12 FIQ.
• Tất cả các phương thức ngoại lệ có các phiên bản riêng của họ về thanh ghi R13 và R14.
• Tất cả các phương thức ngoại lệ có lưu thanh ghi trạng thái chương trình chuyên dụng (SPSR).
Thanh ghi đa năng: Thanh ghi R13 thường được sử dụng như một con trỏ ngăn xếp và cũng được gọi là SP. Bởi vì mỗi chế độ ngoại lệ có R13 riêng biệt, mỗi chế độ ngoại lệ có thể có riêng chuyên dụng của chương trình ngăn xếp của nó. R14 được gọi là liên kết thanh ghi (LR) và được sử dụng để giữ địa chỉ trở lại chương trình con và chế độ ngoại lệ trả về. Thanh ghi R15 là chương trình truy cập (PC).
Trạng thái chương trình: Thanh ghi CPSR có thể truy cập vào tất cả các chế độ xử lý. Mỗi chế độ ngoại lệ cũng có một SPSR chuyên dụng được sử dụng để bảo tồn giá trị của CPSR khi ngoại lệ liên quan xảy ra. 16 bit quan trọng nhất của người sử dụng CPSR chứa cờ nhìn thấy trong người dùng chế độ, và có thể được sử dụng để ảnh hưởng đến hoạt động của một chương trình (Hình 12.27). Như sau:
• Cờ điều kiện: N, Z, C và V cờ, được thảo luận trong Chương 10.
• Cờ Q: sử dụng để chỉ ra cho dù tràn and /or bão hòa đã xảy ra trong một số lệnh SIMD định hướng.
• J bit: chỉ ra việc sử dụng các lệnh 8-bit đặc biệt, được gọi là lệnh Jazelle.
• GE [03:00] bit: lệnh sử dụng SIMD bit [19:16] như lớn hơn hay bằng (GE) cờ cho byte cá nhân hoặc từ một nửa của kết quả. 16 bit có nghĩa của CPSR chứa hệ thống điều khiển cờ mà có thể chỉ được thay đổi khi bộ vi xử lý là trong một chế độ đặc quyền. Gồm:
• Bit E: Điều khiển tải và lưu trữ endianness cho dữ liệu; bỏ qua cho lần nạp lệnh.
• Bit vô hiệu hóa ngắt: A bit vô hiệu hóa dữ liệu không chính xác hủy bỏ khi thiết lập; bit I vô hiệu hóa IRQ gián đoạn khi thiết lập; và bit F vô hiệu hóa FIQ ngắt khi thiết lập.
• Bit T: Cho biết lệnh nên được hiểu là lệnh ARM bình thường hoặc lệnh Thumb.
• Bit Mode: Cho biết chế độ bộ vi xử lý.
Xử lý ngắt:
Như với bất kỳ bộ xử lý, ARM bao gồm một công cụ cho phép bộ vi xử lý làm gián đoạn chương trình hiện đang thực hiện để giải quyết điều kiện ngoại lệ. trường hợp ngoại lệ được tạo ra bởi các nguồn nội bộ và bên ngoài để làm cho bộ vi xử lý để xử lý một sự kiện. Trạng thái xử lý ngay trước khi xử lý các trường hợp ngoại lệ thường được lưu giữ để chương trình ban đầu có thể được nối lại khi thường trình ngoại lệ đã hoàn thành. Có hơn một ngoại lệ có thể xảy ra cùng một lúc. Kiến trúc ARM hỗ trợ bảy loại ngoại lệ. Bảng 12.4 liệt kê các loại ngoại lệ và phương thức bộ vi xử lý được sử dụng để xử lý từng loại. Khi một ngoại lệ xảy ra, thực hiện buộc từ một địa chỉ bộ nhớ cố định tương ứng với các loại ngoại lệ. Những địa chỉ cố định được gọi là các vectơ ngoại lệ. Nếu có nhiều hơn một ngắt là nổi bật, họ được xử lý theo thứ tự ưu
tiên.Bảng 12.4 liệt kê các trường hợp ngoại lệ trong thứ tự ưu tiên, cao nhất đến thấp nhất.
Khi một ngoại lệ xảy ra, bộ xử lý tạm dừng thực hiện sau khi các lệnh hiện hành. Trạng thái của bộ vi xử lý được lưu giữ trong các SPSR tương ứng với các loại ngoại lệ, để các
chương trình ban đầu có thể được nối lại khi thường trình ngoại lệ có hoàn thành. Địa chỉ của lệnh bộ vi xử lý chỉ là về để thực hiện là được đặt trong liên kết thanh ghi của phương thức xử lý thích hợp. Trở lại sau khi xử lý ngoại lệ, các SPSR được chuyển vào CPSR và R14 được chuyển vào máy tính.