X86 sử dụng bốn thanh ghi điều khiển (CR1 thanh ghi không được sử dụng) để điều khiển phương diện khác nhau của hoạt động xử lý (Hình 23). Tất cả các thanh ghi ngoại trừ CR0 hoặc là 32 bit hoặc 64 bit dài, tùy thuộc vào việc thực hiện hỗ trợ kiến trúc 64-bit x86. Thanh ghi CR0 chứa hệ thống cờ điều khiển, kiểm soát chế độ hoặc chỉ ra rằng trạng thái áp dụng chung cho các bộ vi xử lý chứ không phải là để thực hiện một nhiệm vụ cá nhân. Các cờ như sau:
• Bảo vệ Kích hoạt (PE): Kích hoạt / vô hiệu hóa chế độ bảo vệ hoạt động.
• Giám sát Coprocessor (MP): Chỉ quan tâm khi chạy chương trình từ các máy trước đó trên x86; nó liên quan đến sự hiện diện của một số học coprocessor.
• Mô phỏng (EM): Thiết lập khi xử lý không có một đơn vị dấu chấm động, và gây ra một gián đoạn khi có một nỗ lực thực hiện để thực hiện hướng dẫn dấu chấm động.
• Tác vụ chuyển mạch (TS): Chỉ ra rằng bộ vi xử lý đã chuyển sang nhiệm vụ.
• Dạng mở rộng (ET): Không được sử dụng trên các máy Pentium và sau; dùng để chỉ hỗ trợ của các hướng dẫn Coprocessor toán trên máy trước đó.
• dạng số báo lỗi (NE): Cho phép cơ chế tiêu chuẩn để báo cáo điểm nổi lỗi trên các tuyến bus bên ngoài.
• Ghi bảo vệ (WP): trang người sử dụng cấp Khi bit này là rõ ràng, chỉ đọc có thể được ghi bởi một quá trình giám sát. Tính năng này rất hữu ích cho quá trình hỗ trợ sáng tạo trong một số hệ điều hành.
• Căn chỉnh Mặt Nạ (AM): Cho phép / vô hiệu hóa kiểm tra liên kết.
• Không ghi thông qua (NW): Chọn phương thức hoạt động của bộ nhớ cache dữ liệu. Khi bit này được thiết lập, bộ nhớ cache dữ liệu bị ức chế từ bộ nhớ cache ghi thông qua hoạt động.
• Vô hiệu hoá cache (CD): Cho phép / vô hiệu hóa các cơ chế bộ nhớ cache điền nội bộ.
• Phân trang (PG): Cho phép / vô hiệu hóa phân trang.
Khi phân trang được kích hoạt, thanh ghi CR2 và CR3 là hợp lệ. Thanh ghi CR2 giữ địa chỉ tuyến tính 32-bit của trang cuối cùng truy cập trước khi một lỗi trang gián đoạn, 20 bit tận cùng bên trái của CR3 giữ 20 bit quan trọng nhất của địa chỉ cơ sở của thư mục trang; phần còn lại của địa chỉ có
chứa số không. Hai bit của CR3 được sử dụng để đẩy các chân điều khiển hoạt động của một bộ nhớ cache bên ngoài. Cấp độ trang vô hiệu hóa bộ nhớ đệm (PCD) cho phép hoặc vô hiệu hóa bộ nhớ cache bên ngoài, và trang cấp ghi trong suốt (PWT) điều khiển bit viết thông qua trong bộ nhớ cache bên ngoài. Chín bit kiểm soát bổ sung được quy định tại CR4:
• Phương thức mở rộng ảo-8086 (VME): Cho phép hỗ trợ cho các ngắt ảo cờ trong chế độ ảo-8086.
• Bảo vệ chế độ ngắt ảo (PVI): Cho phép hỗ trợ cho các ngắt ảo cờ trong chế độ bảo vệ.
• Thời gian đóng dấu Vô hiệu hoá (TSD): Vô hiệu hóa đọc từ thời gian đóng dấu truy cập (RDTSC) lệnh, được sử dụng cho các mục đích gỡ lỗi.
• Gỡ lỗi Phần mở rộng (DE): Cho phép I / O điểm phá vỡ; điều này cho phép bộ vi xử lý làm gián đoạn trên I / O đọc và ghi.
• Phần mở rộng trang Kích thước (PSE): Cho phép kích thước trang lớn (2 hoặc 4 trang MBytes) khi thiết lập; hạn chế các trang 4 KBytes khi rõ ràng.
• Địa chỉ vật lý Extension (PAE): Cho phép dòng địa chỉ A35 qua A32 bất cứ khi nào một chế độ địa chỉ đặc biệt mới, được điều khiển bởi PSE, được kích hoạt.
• Máy Kiểm tra kích hoạt (MCE): Cho phép máy kiểm tra gián đoạn, mà xảy ra khi một lỗi dữ liệu chẵn lẻ xảy ra trong một chu kỳ bus đọc hoặc khi bus chu kỳ không thành công.
• Trang toàn cầu kích hoạt (PGE): Cho phép người sử dụng các trang toàn cầu. Khi PGE 1 và chuyển đổi công việc được thực
hiện, tất cả các mục TLB được xả với ngoại lệ những đánh dấu toàn cầu.
• Hiệu suất truy cập kích hoạt (PCE): Cho phép thực hiện các RDPMC (hiệu suất đọc truy cập) lệnh ở cấp độ nào đặc quyền. Hai hiệu suất bộ đếm được sử dụng để đo lường thời gian của một loại sự kiện cụ thể và số lần xuất hiện của một loại sự kiện cụ thể.