Kết luận
Việc sử dụng mô hình truyền thông mạng trên chip là một định hướng nghiên cứu đã và đang được các nhà khoa học quan tâm. Tuy nhiên, để mô hình mạng trên chip sớm được ứng dụng một cách đại trà, các nhà khoa học cần tiếp tục hoàn thiện mô hình này, đặc biệt là tăng khả năng thích ứng của mô hình đối với những thay đổi của vi mạch trong quá trình sản xuất cũng như trong quá trình hoạt động. Do vậy, chúng tôi đã nghiên cứu và đề xuất một giải pháp tái cấu hình mạng truyền thông trên chip thông qua việc đưa ra cơ chế cập nhật thông tin định tuyến. Giải pháp cập nhật thông tin định tuyến này cho phép mạng trên chip thay đổi đường định tuyến một cách linh hoạt, ứng với các thay đổi của mạng khi có bộ định tuyến bị lỗi (hay rời khỏi mạng).
Luận án này đã tổng quan hoạt động truyền thông trên chip sử dụng mô hình mạng, đặc biệt là các kiến trúc truyền thông có khả năng tái cấu hình. Để khảo sát hoạt động truyền thông mạng trên chip, tôi đã xây dựng mạng trên chip với các đặc điểm truyền thông của mạng chuyển mạch gói và định tuyến XY tại nguồn. Kết quả khảo sát mô hình mạng trên chip đã được công bố tại công trình [C1]. Hướng trọng tâm nghiên cứu giải pháp tái cấu hình trong nghiên cứu thiết kế hệ thống, luận án cũng đã hệ thống lại các nghiên cứu tái cấu hình và các giải pháp tái cấu hình. Tác giả và nhóm nghiên cứu của mình đã công bố công trình tổng quan về xu thế tái cấu hình công bố tại công trình [J2] đã được chấp nhận đăng trên Tạp chí Điện tử - Viễn thông JEC năm 2017.
Trên cơ sở nghiên cứu hoạt động truyền thông và tái cấu hình mạng trên chip, luận án đã đề xuất giải pháp cập nhật thông tin định tuyến cho mạng trên chip tái cấp hình khi có bộ định tuyến rời khỏi mạng:
• Giải pháp cập nhật định tuyến cho phép thay đổi đường đi của thông tin linh hoạt để thích ứng với các thay đổi cấu hình mạng trên chip ngay cả khi hệ thống đang hoạt động. Đồng thời giải
pháp này vẫn giữ được ưu điểm của hoạt động định tuyến tĩnh tại nguồn cho các giao tác truyền thông không tái cấu hình để bảo đảm được hiệu quả truyền thông tối ưu cho toàn hệ thống. Tiếp đó, luận án đã phát triển kiến trúc bộ định tuyến có khả năng tái cấu hình nhằm thực thi giải pháp nêu trên. Tiếp đó, kiến trúc này được mô hình hóa để đánh giá hoạt động truyền thông tái cấu hình. Kiến trúc bộ định tuyến đã được mô hình hóa bằng ngôn ngữ phần cứng VHDL ở mức chuyển dịch thanh ghi (RTL:Register Transfer Level) và thực thi với công nghệ CMOS 130nm của hãng Global Foundry. Kết quả thực nghiệm cho thấy rõ tính khả thi của kiến trúc đã được xây dựng hoạt động ở tần số 100MHz với chi phí không gian thực thi 461345µm2 và công suất tiêu thụ thấp (7,58mW). Các kết quả này đã được công bố trên tạp chí khoa học chuyên ngành JEC ([J1]).
• Cuối cùng, trong luận án này, tôi cũng phát triển phương pháp và nền tảng mô hình hóa, mô phỏng đa lớp sử dụng các ngôn ngữ mô tả phần cứng khác nhau (C++, SystemC, VHDL) để xây dựng nền tảng đánh giá hoạt động truyền thông mạng trên chip. Nền tảng đề xuất cho phép mô phỏng và đánh giá nhanh hiệu năng truyền thông mạng trên chip với các kịch bản đánh giá đa dạng cho cả mạng trên chip thông thường và mạng trên chip tái cấu hình. Các kết quả này đã được công bố trên kỷ yếu hội nghị khoa học quốc tế (ATC, ICDV) và tạp chí khoa học chuyên ngành JEC ([C2], [C3], và [J1]).