II. CÁC THIẾT BỊ CHÍNH TRÊN MẠNG: 1.BSS ( BTS và BSCJ
1.1.1.6.Hoạt động của board EQB.
EQB là một phần của CEB chứa các mạch sô"để thực hiện : . Cân bằng kênh của dữ liệu đường lên RX
. Xử lý dữ liệu RSSI
. Chức năng giao tiếp với CEB .
_EQB là một board xử lý tín hiệu số . Do sô" lượng công việc phải
xử lý
lớn được thực hiện nên yêu cầu có 8 khôi cân bằng , mỗi khôi cho một khe thời gian TDMA GSM .
_Mỗi khôi cân bằng có một bộ xử lý tín hiệu sô DSP . Các khôi này
thì độc
lập với nhau , nhưng truy nhập các bus chung để thông tin với bộ xử lý chủ
CEB và
các thiết bị ngoại vì đặt trên CEB . Tất cả các liên lạc với EQB đều phải
thông qua
CEB qua giao tiếp giữa CEB và DEQB .
-Các tín hiệu dữ liệu ngõ vào các khôi xử lý tín hiệu sô" cân bằng
EQ DSP
được nhận từ CEB và các ngõ ra được gửi đến CEB . Hầu hết các ngoại vi
của EQ
DSP được đặt trên CEB . RAM nội bộ , giải mã địa chỉ các bộ định thời
Luận văn tốt nghiệp
_Tín hiệu dữ liệu ngõ ra AGC / timing advance được đưa ngược trở
về CEB ,
qua giao tiếp cân bằng và nạp vào hàng đợi FIFO của bộ cân bằng . Bộ xử
lý chủ
CEB đọc dữ liệu AGC / timing advance từ ngõ ra hàng đợi FIFO của bộ
cân bằng
điều chỉnh định thời dữ liệu .
_BỘ xử lý chủ cũng định dạng dữ liệu AGC thành một bản tin . Bản
tin này
được đưa đến RAM dữ liệu AGC , thanh ghi và các mạch logic AGC RF
trên board
CEB . Các tín hiệu điều khiển ở ngõ ra các mạch này được đưa đến các bộ (adsbygoogle = window.adsbygoogle || []).push({});
suy giảm
cô" định trên board front end RCU và các bộ suy giảm biến đổi được trên
board main
IF . Các bộ suy giảm điều chỉnh độ lợi tín hiệu thu đúng . 1.2. DRIX : ( Module này trong thiết bị BTS )
_Module DRIX chỉ có trong BTS là giao tiếp vật lý giữa DRIM và
DRCƯ .
DRTX chuyển đổi kết nôi điện tại DRĨ(M) sang kết nôi quang tại DRCƯ . _Một nhóm bao gồm DRI(M) , DRIX , DRCƯ tạo thành giao tiếp
vô tuyến
cho 8 kênh traffic logic GSM .
1.3. DRI(M):
Giao tiếp vô tuyên sô" ( Digital Radio Interíace module ):
_Module DRI(M) chỉ có trong BTS cung câ"p giao tuyến logic
giữa DRCƯ
và bus DTM . Một DRIM , DRIX và DRCƯ kết hợp với nhau để thực hiện
giao tiếp
vô tuyến cho 8 khe thời gian hoặc kênh lưu thông logic của GSM . DRIM
cũng thực
hiện bô" trí các kênh logic trên kênh vật lý , chèn và giải chèn . Mã hóa và
giải mã
kênh và nhảy tần baseband BBH ( Baseband Hoping ) cho đường xuống downlink .
1.4. GCLK : Đồng hồ chung ( GENERIC CLOCK ) : ( Được đặt ở thiết
bị BSC)
_Module GCLK phát ra tín hiệu định thời chuẩn 16,384 Mhz +/- 0,05ppm
và một tín hiệu đồng hồ 2,048 Mhz được phục hồi từ đường 2,048 Mbps . Các
module GCLK dự phòng phải được đặt trong cùng BSU/RXƯ .