Configurable Logic Blocks (CLBs): Khối chức năng logic

Một phần của tài liệu Nghiên cứu tìm hiểu công nghệ FPGA trong thiết kế mạch điện tử (Trang 71 - 75)

Khối này thực hiện các chức năng logic và l−u trữ. Mỗi CLBs có 8 bảng tìm kiếm LUTs và 8 phần tử nhớ. LUTs là khối có chức năng thực hiện các biểu thức logic, ngoài ra nó có thể cấu hình thành một RAM 16 bit hay thanh ghi 16 bit. Phần tử nhớ là một khối mà có thể chỉ định để trở thành một Flip-Flop hay Latch.

XC3S500E có 1164 CLBs t−ơng ứng với 9312 LUTs và 9312 Flip-Flop. Logic Cell: Mỗi LUTs kết hợp với một phần tử nhớ gọi là một logic cell.

Block RAM: Khối nhớ

Các LUTs có thể cấu hình nh− RAM nh−ng RAM này th−ờng dùng nh− một buffer dữ liệu, trong khi các Block RAM th−ờng dùng cho việc chứa dữ liệu trong khi các Block RAM th−ờng dùng cho việc chứa dữ liệu có kích th−ớc lớn hơn. XC3S500E chứa 20 Block RAM. Mỗi Block RAM có thể chứa 18 Kbit dữ liệu.

Dedicated Multipliers: Bộ nhân chuyên dụng

Các bộ nhân đ−ợc đặt cùng với các Block RAM thành một khối . Bộ nhân hỗ trợ hai đầu vào và 18 bit đẩu ra 36 bit. Có thể ghép chồng các bộ nhân để tăng số đầu vào.

Digital clock Managers(DCMs): Bộ quản lý xung Clock

Bộ quản lý xung clock là một khối có 3 chức năng chính :

- Loại bỏ sự lệch xung clock( Clock – skew Elimination): giúp tăng tốc độ chuyển mạch

- Tổng hợp tần số (Frequency Synthesis): Giúp thay đổi tần số đầu ra xung clock. 2 _ 1 _ * Integer Integer CLK CLKOUT = IN

Trong đó Integer_1 và Integer_2 tuỳ chọn từ 1-32

- Dịch pha (Phase Shifting): thay đổi pha clock

Interconnect: Các kết nối

- Cung cấp các đ−ờng kết nối, các ma trận chuyển mạch để tạo thành mạng các đ−ờng tín hiệu giúp kết nối các thành phần với nhau.

Một phần của tài liệu Nghiên cứu tìm hiểu công nghệ FPGA trong thiết kế mạch điện tử (Trang 71 - 75)

Tải bản đầy đủ (PDF)

(97 trang)