Để khắc phục những hạn chếđiều khiển phản hồi điện áp hay dòng điện, sơđồđiều khiển vòng lặp khóa pha (PLL) được trình bày như sau:
Hình 4.31: Sơđồđiều khiển vòng lặp khóa pha
Sơđồ điều khiển PLL có tần số hoạt động được khóa bởi các pha khác nhau, bởi các nguyên nhân như; điện áp ngõ vào, dòng điện ngõ vào, điện áp ngõ ra, điện áp cảm ứng ngõ ra. Với sơđồđiều khiển PLL, tần số hoạt động của bộ inverter này một cách liên tục cộng hưởng trong khi các pha khác nhau của bộ inverter tại tần số cộng hưởng thì luôn cốđịnh. Dựa trên tần số hoạt động thấp nhất, tần số hoạt động của bộ inverter được thay đổi làm tần số bộ inverter đạt được yêu cầu vềđộ lợi điện áp. Tuy nhiên, vì tần số hoạt động sẽ không thấp hơn tần số cộng hưởng LLC, các switch của bộ inverter được hoạt động ởđiều kiện ZVS. Nghĩa là tổn thất chuyển mạch sẽ không tăng. Chính vì lý do đó mà sơ đồ PLL tốt hơn cả hai sơ đồ điều khiển phản hồi điện áp và dòng điện.
Nhưđã trình bày, sơđồđiều khiển PLL được sử dụng rộng rãi trong xử lý tín hiệu và các hệ thống số.
Hình 4.32: Sơđồ khối của IC CD4046 PLL
Sơđồ khối của PLL bao gồm: bộ so sánh pha, bộ lọc thông thấp (LPF), bộ dao động điều khiển điện áp (VCO). Ba phần này được nối thành hệ thống điều khiển vòng lặp hệ kín. Khi Ve(t)= 0 (không có tín hiệu vào PLL) thì Vd(t) = 0. Tại thời điểm này, Vd(t) tác động vào VCO sinh ra tần số f0. Tuy nhiên, khi tín hiệu ngõ vào tác động vào PLL, bộ so sánh pha sẽ so sánh pha, tần số của tín hiệu ngỏ vào với tần số VCO và sinh ra tỉ lệ điện áp sai lệch của pha và các tần số khác nhau của tín hiệu ngõ vào và VCO. Điện áp sai lệch Ve(t) được lọc bởi bộ lọc thông thấp và được sử dụng như là điện áp điều khiển ngõ vào VCO. Do đó, Vd(t) được thay đổi trực tiếp tạo ra tần số vì thế mà giảm được sự khác nhau giữa tần số VCO và tần số của tín hiệu ngõ vào. Khi Vd(t) thay đổi làm giảm tần số và giảm sự khác biệt về tần số giữa VCO và tần số của tín hiệu ngõ vào. Khi tần số của ngõ vào đủ đóng tần số VCO thì PLL bị khóa.do đó, tần số VCO luôn cùng pha với tín hiệu ngỏ vào.