HDL (Hardware Description Language) là ngôn ngữ mô tả phần cứng, mô tả
hành vi của mạch điện hoặc hệ thống, từđó mạch điện vật lý hoăc hệ thống có thể được thực thi.
Động cơ thúc đẩy cơ bản khi dùng ngôn ngữ HDL do đây là một ngôn ngữ
chuẩn của các nhà công nghệ, các nhà phân phối do đó chúng có khả năng tùy biến và kế thừa cao. Hai ứng dụng trực tiếp chính của HDL là trong mảng các thiết bị
logic lập trình được là CPLDs và FPGAs. Mỗi khi mã nguồn HDL được viết, chúng có thể được dùng để thực thi mạch điện trong các thiết bị lập trình được (từ
Altera, Xilinx, Almel, ...) hoặc có thể gửi đến các xưởng chế tạo các chip ASIC. Hiện này, rất nhiều các chip thương mại phức tạp ví dụ như các vi điều khiển được thiết kế dựa trên cách tiếp cận này. Một điều chú ý là HDL là trái ngược với các chương trình máy tính thông thường, câu lệnh được thực hiện tuần tự thì các câu lệnh HDL được thực hiện song song. Vì lí do đó, nên HDL thường được coi là một
43
mã nguồn hơn là một chương trình. Trong HDL chỉ có một vài trường hợp câu lệnh
được thực thi tuần tự.
Có hai ngôn ngữ HDL được chuẩn công nghiệp qui định là VerilogHDL và VHDL. Hiện nay vẫn còn nhiều sự tranh cãi xung quanh việc ngôn ngữ nào mạnh hơn, tốt hơn, tuy nhiên, người lập trình có thể chọn ngôn ngữ lập trình dựa trên sự
quen thuộc với ngôn ngữ đó và thấy dễ dàng khi triển khai hệ thống. Chúng ta có thể dễ dàng chuyển từ VHDL sang Verilog và ngược lại.
VHDL
VHDL là viết tắt của VHSIC Hardware Description Language. Bản thân VHSIC là viết tắt của Very High Speed Integrated Circuits (mạch tích hợp tốc độ
cao), lần đầu tiên được sáng lập bởi United State Department of Defense trong những năm 80. Phiên bản đầu tiên là VHDL 87, lần nâng cấp sau đó có tên là VHDL 93. VHDL là ngôn ngữ mô tả phần cứng nguyên gốc đầu tiên được chuẩn hóa bởi Institue of Electrical and Electronics Engineers (IEEE), tới chuẩn IEEE 1076. Trong IEEE 1164, có một chuẩn được thêm vào là giới thiệu hệ thống logic
đa giá trị (multi-valued logic system).
Verilog HDL
Verilog HDL được phát minh bởi Phil Moorby và Prabhu Goel khoảng mùa
đông năm 1983/1984 tại Automated Integrated Design Systems (sau đổi tên thành Gateway Design Automation vào năm 1985). Do có cấu trúc tương tự với C nên Verilog rất gần gũi với kĩ sư và được sử dụng là ngôn ngữ lập trình trong nhiều ứng dụng. Verilog có nhiều chuẩn: Verilog 97, Verilog 2001 và Verilog 2005. Trong ngôn ngữ Verilog, các lệnh được thực hiện song song, chỉ khi các câu lệnh đặt trong
always hay initial thì các lệnh trong đó mới được thực hiện tuần tự.