Hình 4. 16 Sơ đồ khối ghép nối Module RFID
Sơ đồ đi dây lớp Button:
Sơ đồ đi dây lớp Top:
Hình 4.19 Sơ đò đi dây lớp trên
Nguyên lý:
Khi có một thẻ từ quẹt thẻ vào anten của mạch thì module RFID sẻ nhận dạng ra đ−ợc ID của thẻ và truyền thông với chíp CPU 8 bít (Psoc). Chip nhận đ−ợc
thì chíp Psoc sẻ hiển thị 2 dòng chử trên 2 hàng của LCD hàng trên hiển thị dòng của chạy dịch sang trái còn hàng d−ới chạy dòng chử dịch bên phải.
Sơ đồ thuật toán cho nguyên lý hoạt động: o Sơ đồ thuật toán cho module RFID
KIỂM TRA BẮT ĐẦU QUẸT THẺ THỰC HIỆN TRUYỀN THễNG VỚI CPU 8 BÍT Đỳng KẾT THÚC Sai
Hình 4. 20 Thuật toán xử lý quẹt thẻ ở module quẹt thẻ.
Giải thích: Khi thẻ quẹt vào thiết bị module RFID nhận dạng ra thẻ từ 125 Khz là đúng và thực hiện truyền thông với chíp CPU 8 bít kết thúc việc xử
lý quẹt thẻ và sau đó quay lại b−ớc đầu tiên xử lý để xử lý lần quẹt thẻ tiếp theo.
o Sơ đồ thuật toán quá trình xử lý của mạch ghép nối
KIỂM TRA ĐỊNH DANG CỦA THẺ RFID BẮT ĐẦU THễNG TIN SỐ THẺ TRUYỀN THễNG VỚI CPU 32 Bớt HIỂN THỊ SỐ THẺ RA LCD Đỳng KẾT THÚC Sai HIỂN THỊ LỜI CHÀO LấN LCD
Hình 4. 21 Thuật toán xử lý quẹt thẻ ở module ghép nối
thông với CPU 32 bít đồng thời hiển thị LCD dòng chử “Chào bạn” và hiển thị số thẻ ở dòng thứ 2. Còn nếu sai điều khiển màn hình LCD lời chào.