CRB điều khiển các tính chất sau của cổng SSI:
Các chân đa chức năng SC2, SC1 và SC0
Cờ xuất nối tiếp điều khiển bit
Các chân hai chiều SCK,SC2,SC1 và SC0
Các chế độ tính tốn
Cho phép truyền và nhận
Cho phép ngắt truyền nhận Error: Reference source not found
Trong hệ thống DSP, các chân SC1 và SC0 của cổng SSI khơng được sử dụng. CRB chiếm vị trí bộ nhớ là X:$FFED.
Ơû chế độ điều khiển, các lệnh sau đây khởi động CRB theo:
Bit 4 được đặt để chọn hướng truyền của SC2 là hướng xuất ( đồng bộ cấu trúc nội).
Bit 5 được đặt để chọn SCK là ngỏ xuất (xung clock nội cho cả 2 thanh ghi dịch truyền và nhận).
Bit 6 được xĩa để cho phép thanh ghi dịch truyền dữ liệu bắt đầu từ MSB, cịn thanh ghi dịch nhận dữ liệu bắt đầu từ MSB.
Chia 2 Tỉ lệ chiatrước 1 hay 8 Bộ chia1 đến 256 Chia 2
PSR PM0 – PM7
Bit xung nội
*
0 RIETIERE TE MODGCKSYNFSL1 FSL0 SHFD SCKD SCD2 SCD1 SCD0 OF1 0OF0 0 1 2 3 4 7 6 5 14 15 13 12 11 10 9 8 16 23
Thanh ghi điều khiển B X:$FFED Đọc/viết Cờ ngõ ra Điều khiển
Nguồn xung Clock trực tiếp
Khung đồng bộ dài 0Khung đồng bộ dài 1
Điều khiển đồng bộ/khơng đồng bộ
Dịch trực tiếp
Điều khiển xung clock cổng Chọn chế độ(normal/network) Cho phép truyền Cho phép nhận Cho phép ngắt
Bit 7 bị xĩa và bit 8 được đặt để chọn xung clock 1-bit trên một chu kỳ đồng bộ cấu trúc.
Bit 9 được đặt để chọn cả hai bộ truyền nhận xử lý theo chế độ đồng bộ và sử dụng chung xung (chân SCK) và tín hiệu đồng bộ cấu trúc chung (chân SC2).
Bit 10 bị xĩa để chọn chế độ xung xử lý clock liên tục “continous”.
Bit 11 được đặt để lựa chọn chế độ xử lý mạng (network) mà một từ cĩ thể được truyền trong mỗi Timeslot DSP56002.
Cả hai bit 12 và 13 được đặt để cho phép truyền và nhận tương ứng.
Cả hai bit 14 và 15 được đặt để cho phép ngắt truyền và nhận tương ứng.
Các bit 3-0 khơng tương thích với đặt tính cấu hình của cổng SSI vì vậy chúng luơn được xĩa.
CRB EQU $FFED
MOVEP #$FB30,X:CRB ;RIE,TIE,RE,TE,NTWK,SYN,FSR/RSRbit
Trong chế độ dữ liệu, các lệnh sau khởi động CRB:
Bit 4 bị xĩa để chọn chân SC2 là ngỏ nhập (đồng bộ cấu trúc ngồi)
Bit 5 được xĩa để chọn SCK là ngỏ nhập (tín hiệu xung ngồi cho cả 2 thanh ghi dịch truyền và nhận).
Bit 6 được xĩa để cho phép thanh ghi dịch truyền và nhận bắt đầu từ MSB.
Bit 7 được xĩa và bit 8 được đặt để chọn xung clock 1-bit trên một chu kỳ đồng bộ cấu trúc.
Bit 9 được đặt để cho phép truyền và nhận xử lý theo chế độ đồng bộ và sử dụng chung xung (chân SCK) và tín hiệu đồng bộ (chân SC2).
Bit 10 được xĩa để chọn chế độ xung xử lý clock liên tục “continous”.
Bit 11 được đặt để cho phép chế độ xử lý mạng (network) truyền một từ trong mỗi Timeslot DSP56002.
Cả hai bit 12 và 13 được đặt để cho phép truyền và nhận.
Cả hai bit 14 và 15 được đặt để cho phép ngắt truyền và nhận.
Các bit 3 - 0 khơng tương thích với đặt tính cấu hình của cổng SSI vì vậy chúng luơn được xĩa.
CRB EQU $FFED
MOVEP #$FB00,X:CRB ;rcv,xmt&int ena, netwk, syn, sclk=i/p, msb 1s.