Đầu vào của LUT0 là RI[0]

Một phần của tài liệu PSOC potx (Trang 40 - 42)

- Low voltage monitors are active during CLK32 low: Bộ theo dõi điện áp thấp đ−ợc kích hoạt trong xuốt quá trình CLK32 ở mức thấp.

1: Đầu vào của LUT0 là RI[0]

• Khi giá trị của BCSELL bằng với số hàng thì bộ đệm ba trạng thái sẽ điều khiển mạng truyền tin của hàng đ−ợc vô hiệu hóa từ đầu vào lựa chọn của bộ Mux và vì thế một khối trong hàng có thể mạng truyền tin nội bộ.

3.2.4. Thanh ghi RDIxLTx

Đầu ra từ hàng PSoC số là một bit phức tạp hơn đầu vào. Hình 5-5 miêu tả đầu ra của hàng PSoC số. Chú ý trong hình vẽ thì khối đ−ợc đặt tên là ‘Lx’. Khối này đại diện cho một bảng tra cứu 2 đầu vào (LUT). LUT cho phép ng−ời sử dụng định rõ một trong số 16 hàm logic có thể áp dụng với hai đầu vào. Đầu ra của hàm logic sẽ quyết định giá trị sẽ đ−ợc đ−a tới bus đầu ra toàn cục Global Output Even và Global Output Odd. Bảng 5-10 miêu tả mối quan hệ giữa bốn bit cấu hình của bảng tra cứu và kết quả của hàm logic. Một số ng−ời sử dụng nhận ra rằng rất dễ để quyết định thiết lập bit thích hợp bằng cách nhớ các bit cấu hình đại diện theo cột đầu ra trong một bảng chân lý gồm 2 đầu vào. Bảng 5-10 liệt kê bảy giá trị minh họa cho mối liên hệ giữa cột đầu ra của bảng chân lý với bit cấu hình đầu vào.

Bảng 5-10: Ví dụ về bảng chân lý LUT

A B AND OR A+B A&B A B True

0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 LUT[3:0] 1h 7h Bh 2h 3h 5h Fh

Bảng 5-11: Thanh ghi RDIxLTx

LUTx[3:0] 0h: 0000: FALSE 1h: 0001: A .AND. B 2h: 0010: A .AND. B 3h: 0011: A 4h: 0100: A.AND B 5h: 0101: B 6h: 0110: A .XOR. B 7h: 0111: A .OR. B 8h: 1000: A .NOR. B 9h: 1001: A .XNOR. B Ah: 1010: B Bh: 1011: A .OR. B Ch: 1100: A Dh: 1101: A .OR. B Eh: 1110: A .NAND. B Fh: 1111: TRUE

3.2.5. Thanh ghi RDIxROx.

Những bit cấu hình cuối cùng cho đầu ra từ dãy các khối PSoC số đ−ợc cho trong hai thanh ghi RDIxROx. Hai thanh ghi này l−u giữ 16 bit và có thể độc lập cho phép bộ đệm ba trạng thái kết nối với tất cả 8 đ−ờng ra chẵn và 8 đ−ờng ra lẻ. Điều này có nghĩa là bất cứ hàng nào đều có thể kết nối với đầu ra toàn cục. L−u ý rằng bộ kích thích ba trạng thái đ−ợc dùng để kích thích đ−ờng ra toàn cục. Bởi vậy, đối với chíp có hơn một hàng khối PSoC số để có nhiều bộ kích thích trên một đ−ờng ra toàn cục thì trách nhiệm của ng−ời sử dụng là phải khẳng định rằng chíp ch−a đ−ợc cấu hình với nhiều bộ kích thích trên bất cứ một đầu ra toàn cục nào.

Một phần của tài liệu PSOC potx (Trang 40 - 42)

Tải bản đầy đủ (PDF)

(62 trang)