Với việc thực hiện AES bằng FPGA hay thực hiện mật mã trên đường elip bằng FPGA cho thấy công nghệ FPGA là thích hợp nhất để cứng hóa mật mã nên được lựa chọn vì công nghệ FPGA có nhiều ưu điểm đó là:
Tốc độ cao vì nó hoàn toàn dựa trên phần cứng (Hardware). An toàn mật mã cao.
Mềm dẻo. Dễ phát triển.
2.2.1.2. Thực hiện AES bằng FPGA
Tiêu chuẩn mã hóa ASE (Advsncend Encryption Standard) là một thuật toán được nhiều nước ứng dụng, việc thực hiện mã hóa ASE bằng FPGA có nhiều hiệu quả. Tài nguyên chip FPGA là vấn đề đầu tiên cần xem xét khi thiết kế cho AES. Có thể sử dụng nhiều chip FPGA cho thiết kế một thuật toán, tuy nhiên giá thành sẽ tăng. Vì thế người ta thường cố thực hiện toàn bộ thuật toán AES trong một chip FPGA. Khi ấy phải lưu tâm đến các vấn đề tài nguyên của chip. Trước tiên, để đạt được tốc độ cao cần số lượng lớn các chân vào ra I/O nhằm hỗ trợ hoàn toàn luồng Data 128-bit. Cũng không nên dùng giải pháp dồn kênh mà phải tách riêng 128-bit dữ liệu đầu vào và đầu ra để cho phép cấu trúc ống (Pipeline).
Tiếp theo, phải có bus riêng để nhập khóa trước khi bắt đầu mã hóa vì không thể thay đổi khóa của các vòng trong khi đã mã. Thêm nữa, để thực hiện kiến trúc Pipeline một cách hoàn toàn cần các tầng Pipeline rộng 128 bit, như thế lại cần rất nhiều thanh ghi. Và nữa, cũng cần nhiều bit ghi trong các khối có thể cấu hình của chip FPGA để sắp xếp các phần tử thiết kế cũng như giảm thiểu số đường dẫn giữa các khối đó. Cuối cùng, cần chuỗi số nhớ
(carry) nhanh giữa các khối có thể cấu hình của FPGA cho các thao tác số học để cực đại hiệu suất thực hiệu các thuật toán AES.
2.2.1.3. Thực hiện mật mã trên đường Elliptic bằng FPGA.
Mật mã trên đường cong Elliptic (ECC) thích hợp với các ứng dụng nhúng vì việc cứng hóa cần ít tài nguyên phần cứng hơn. So với các hệ mật khóa công khai khác như RSA và Logarthm rời rạc thì ECC có độ dài khóa ngắn hơn, độ an toàn cao hơn.
Ví dụ: Dùng VLSL để thực hiện ECC 155 bit chỉ cần 11,0000 transistor, trong khi đó để có độ an toàn tương đương RSA phải 512 bit thực hiện trên 50,000 Transistor.
ECC cũng an toàn hơn RSA. Để phá được ECC 97 bit cần công suất tính toán gấp đôi để phá RSA 512 bit.
Đã có nhiều nghiên cứu cả về lý thuyết lẫn thực hành để cứng hóa ECC trên FPGA: Nghiên cứu ECC trong trường Galois hỗn hợp nghiên cứu bộ nhân Super – serial… Khả năng tiêu thụ tài nguyên phần cứng của ECC là
thuận lợi dáng kể cho việc cứng hóa ECC bằng FPGA so với AES.