Các khối chức năng chính trong kỹ thuật TCSPC

Một phần của tài liệu Hệ đếm đơn photon ứng dụng trong nghiên cứu thời gian sống phát quang của một số vật liệu cấu trúc nano (Trang 29 - 35)

Hình 1.11a mô tả một laser diode (LDs) phát xung dưới 70 pico giây tại bước sóng 405 nm. Tần số lặp lại lên đến 40 MHz cho phép tốc độ thu dữ liệu nhanh. Giả sử

công suất trung bình của laser là 1mW, nếu 1% xung là số lượng photon có thể thu

được, khi đó sẽ có 400.000 photon trên giây có thểđược đo. Với một đường suy giảm dạng đơn hàm e mũ có thểđược mô tả với nhỏ hơn 4000 photon, bởi vậy dữ liệu thu

được chỉ trong một thời gian ngắn cỡ vài micro giây.[17]

(a) (b)

Hình 1.11. (a) LD phát xung nhỏ hơn 70 ps (FWHP) tại 370 nm với tần số lặp lại lên

đến 40 MHz, (b) Các bước sóng cho phép từ các LDs và LEDs phát xung[17]

b. Đầu thu quang cho TCSPC

Thiết bị quan trọng hàng đầu ảnh hưởng đến độ phân giải của hệ TCSPC đó là các đầu thu. Các đầu thu được sử dụng cho hệ TCSPC là PMT đếm photon, MCP - PMT, SAPD hay streak camera. Những đầu thu này yêu cầu có thời gian đáp ứng xung nhanh, nhiễu dòng tối thấp, hệ số khuếch đại lớn.

Hiện nay sự lựa chọn tốt nhất cho TCSPC là MCP - PMT. Một MCP - PMT cung cấp độ rộng xung ngắn hơn mười lần so với bất kỳ PMT khác, và hiển thị những xung

sau với cường độ thấp hơn. Tuy nhiên, những ảnh hưởng của vị trí bước sóng và định xứ không gian của photon với MCP - PMT là nhỏ hơn nhiều so với các PMT tập trung tuyến tính hoặc hoặc cửa sổ gián tiếp. Trong khi độ phân giải thời gian tốt có thể đạt

được với các PMT tập trung tuyến tính hoặc hoặc cửa sổ gián tiếp, việc thực hiện tốc

độ cao và không có thời gian ảo với một MCP - PMT là điều kiện tốt đáp ứng cho một hệ TCSPC.[17, 44]

(a) (b)

Hình 1. 12. Nguyên lý chức năng của: (a) PMT, (b) MCP – PMT[44]

Sự phát triển của MCP - PMT bắt đầu từ những năm cuối 1970 và phổ biến vào những năm 1980. Thiết kế của một MCP - PMT là hoàn toàn khác với một chuỗi dynode PMT (hình 1.12). Các yếu tố hạn chế thời gian đáp ứng của PMT là sự giãn thời gian dịch chuyển qua các dynode của nó (transit times spread - TTS). Thời gian dịch chuyển tổng thể của các electron thông qua PMT không phải là quan trọng, vì đây chỉ là thời gian trễ tại các phép đo. Tuy nhiên, việc phân phối thời gian dịch chuyển TTS là quan trọng bởi vì nó giới hạn độ phân giải thời gian của PMT. Người ta không thể làm các phép đo thời gian chính xác hơn so với sự không chắc chắn trong thời gian một tín hiệu đi qua đầu thu. Trong một PMT tập trung tuyến tính các TTS được giảm thiểu bằng cách thiết kế các dynodes mà tất cả các điện tử có xu hướng đi dọc theo cùng đường dịch chuyển. Các TTS của PMT tốt nhất là gần 2 ns, và nó có thểđạt nhỏ

hơn 1 ns với một PMT được kế cẩn thận. Hình 1.13 cho thấy đáp ứng điện tử của đơn xung tín hiệu đối với các đầu thu thường sử dụng trong hệ TCSPC.[44]

Hình 1.13.Đáp ứng điện tử của đơn xung tín hiệu. Từ trái qua phải: PMT chuẩn, PMT tốc độ nhanh, MCP - PMT, SAPD[44]

Giới hạn của các đầu thu PMT và MCP – PMT đó là công thoát của vật liệu làm cathode, khi đó đáp ứng phổ của các đầu thu này bị giới hạn ở vùng hồng ngoại gần.

Để khắc phục điều này chúng ta thường sử dụng đầu thu là SAPD.[44]

c. Khối khuếch đại xung tín hiệu

Xung tín hiệu từ PMT và MCP – PMT thường có biên độ cực đại từ 20-50 mV tùy thuộc vào phẩm chất của từng đầu thu. Mặc dù những xung này có thể nhận được bởi bộ tách tín hiệu của hệ TCSPC, tuy nhiên để nâng cao tỷ số tín hiệu trên nhiễu (SNR) người ta thường sử dụng khối tiền khuếch đại (pre-amplifier) để khuếch đại tín hiệu đầu vào cho khối tách tín hiệu. Khi đó, khối tách tín hiệu có thể hoạt động tại ngưỡng lấy mẫu tín hiệu (mức trigger) cao hơn và thời điểm lấy mẫu (thời điểm trigger) tín hiệu cũng sẽổn định hơn.

Khối tiền khuếch đại cho phép PMT được vận hành tại một hệ số khuếch đại tương ứng thấp hơn. Việc giảm dòng ra trung bình của PMT tại một tốc độ đếm sẽ cải thiện sự ổn định thời gian và làm tăng tuổi thọ của PMT. Bộ khuếch đại cũng bảo vệ

chống lại sự tương phản của CFD có thể với biên độ xung cao. PMT có thể cho xung

đầu ra hàng trăm mA với đáp ứng xung cỡ 1 ns, gây ra bởi các tia vũ trụ, bởi sự phân rã phóng xạ, hoặc do lỗi vận hành đơn giản. Khả năng những xung nguy hiểm cũng có thể xảy ra nếu cáp nối không đáng tin cậy được sử dụng. Một cáp tại đầu ra của PMT có thểđược tích đến vài trăm volt và sau đó phóng vào thiết bịđiện tử mà nó được kết nối, và thường phá hủy chúng. Điều này có thể làm hỏng khối khuếch đại song lại bảo vệđược khối CFD rất quan trọng và có giá thành đắt hơn nhiều khối khuếch đại.[17, 44]

d. Khối tách xung tín hiệu CFD

Hình 1.14. Hai phương pháp tách tín hiệu (trigger theo sườn trước của xung – leading edge và CFD)[44]

Trong các hệ TCSPC, xung photon từ đầu thu được đưa tới khối tách tín hiệu (discriminator) để lấy mẫu tín hiệu và tạo xung logic. Khối tách tín hiệu tạo ra xung logic chính xác tương ứng với xung tín hiệu vào mà vượt ngưỡng trigger được định cho bộ so sánh. Có hai phương pháp chính để trigger trong khối tách tín hiệu đó là trigger vào sườn trước của xung (leading edge discriminator) và bằng phương pháp sử

dụng bộ CFD (constant fraction discriminator) (hình 1.14).[44]

Phương pháp trigger vào sườn trước của xung đơn giản hơn xong thời điểm trigger thường thiếu chính xác. Vì thời điểm trigger khi đó là thời điểm tại vị trí giao giữa mức ngưỡng trigger với sườn trước của xung photon (trigger vào sườn trước). Với xung photon từđầu thu, mặc dù có độđáp ứng xung (rise-time) không đổi mà biên

độ thay đổi thì vị trí được trigger cũng sẽ thay đổi theo biên độ xung. Thời điểm trigger khi đó sẽ có một độ biến động (timing jitter) phụ thuộc vào biên độ xung tín hiệu. Để khắc phục điều này ta sử dụng phương pháp thứ hai, phương pháp CFD.

Hình 1.15. Xung tín hiệu một phần được làm yếu và một phần được làm trễ và đảo ngược, xung tín hiệu ra là tổng của hai thành phần này

Sử dụng CFD sẽ hạn chế được nhược điểm của phương pháp trigger vào sườn trước của xung. Nguyên lý của CFD được mô tả như hình 1.15. Tín hiệu xung vào

được chia làm hai phần: phần thứ nhất được làm yếu theo một phân số không đổi f , phần còn lại được làm trễ và đảo ngược. Hai phần xung tín hiệu (phần làm yếu, phần làm trễ và đảo ngược) sau đó được cộng với nhau, và giao điểm tại điểm không (zero crossing) được tính toán. Giao điểm tại điểm không cho ta xác định thời điểm mà CFD sẽ tạo một xung ra, và nó luôn không phụ thuộc vào biên độ xung lối vào. Đối với một dạng xung vào đơn giản (có dạng tam giác), có độ dốc tuyến tính, phương trình đối với xung vào, phần xung làm yếu, phần xung trễ và đảo ngược cho bởi:[23]

− Thời gian trễ (delay) = td,

− Phân số (fraction) = f,

− Biên độ ban đầu (initial amplitude) = A

Trễ f = 1/3 Làm yếu Đảo + Xung tín hiệu Trigger tại điểm giao

− Xung vào (input pulse): Vi = -At

− Phần xung được làm yếu: Va = -fAt

− Phần xung được làm trễ và đảo ngược: Vd = A(t - td)

− Để tìm giao điểm tại điểm không, đặt 0 = Va+Vd và giải tìm t: 0= −fAt+A t t( − d) (1.20) (1 ) d cross t t f = − (1.21)

Thường ta hay chọn f = 1/3. Trong trường hợp lý tưởng, thời gian trễ được chọn

_ (1 )

d ideal rise

t =tf . Tuy nhiên nếu thời gian trễ được trọn nhỏ hơn td ideal_ thì CFD hoạt

động tại phân số (fraction) nhỏ hơn f.

e. Khối chuyển đổi thời gian số (TDC)

Hình 1.16. Đo thời gian bằng một chuỗi bộ trễ tích cực[44]

Trong các hệ TCSPC cổ điển, khối chuyển đổi thời gian biên độ (time to amplitude converter) cho phép đo thời gian giữa xung start và stop bằng cách chuyển dữ liệu thời gian sang điện thế. Tín hiệu sau đó phải qua bộ biến đổi tương tự số

(analog to digital converter - ADC) để chuyển thành dữ liệu số. Dữ liệu được ghi, truyền, xử lý bởi bộ xử lý tín hiệu số và máy tính. Các vi mạch hiện đại đã cho phép chuyển đổi trực tiếp từ dữ liệu thời gian sang số (time to digital converter – TDC). Khối TDC sử dụng thời gian đi qua của một xung thông qua một chuỗi các cổng logic

để đo thời gian [44]. Nguyên lý cơ bản về phép đo thời gian bằng một chuỗi bộ trễ như

trong hình 1.16.

Một xung bắt đầu được gửi thông qua chuỗi bộ trễ tạo bởi một số lượng lớn các cửa (gate) giống nhau từ G1 đến Gn. Một số lượng lớn các mạch lật (flip-flops) như

nhau được kết nối tới các cửa trễ với đầu vào dữ liệu D của chúng. Một xung stop

đồng thời được đặt tới các lối vào clock C của tất cả các chốt trạng thái flip-flops cùng với các lối ra của các gate. Bằng cách phân tích các lối ra của flip-flops, từ Q1 đến Qn, thời gian giữa xung start và xung stop có thể được xác định. Một điều không mong

muốn là mạch đơn giản này có một thiếu sót nghiêm trọng, đó là sự trễ của các cổng logic phụ thuộc vào điện áp hoạt động và nhiệt độ làm cho hệ số tỷ lệ của phép đo thời gian không ổn định. Hơn nữa, sự khác biệt trong các bộ trễ gate gây ra một chênh lệch phi tuyến cao. Cả hai vấn đề có thể được giải quyết bằng cách sử dụng các chuỗi gate như là một bộ dao động vòng (hình 1.17).

Hình 1.17. Sử dụng một dao động vòng ổn định PPL cho phép đo thời gian[44]

Một đơn xung liên tục lưu thông trong chuỗi bộ trễ. Bộ trễ gate được ổn định bằng cách xây dựng một vòng khóa pha (phase-locked loop - PLL) quanh các bộ dao

động vòng. PLL sẽ điều khiển các bộ trễ gate để các pha và tần số của bộ dao động vòng được khóa tới một clock so sánh từ một bộ dao động thạch anh. Nếu cả hai xung start và stop được đặt tới dây clock của lối ra flip-flops, khoảng thời gian giữa hai xung có thể thu được từ trạng thái của lối ra flip-flop. Hơn nữa, đối với các cặp xung start – stop khác nhau, xung dao động vòng là ở các vị trí khác nhau trong chuỗi bộ trễ. Nếu một biểu đồ của thời gian giữa xung start – stop được ghi lại, sự không đồng nhất của bộ trễ gate sẽđược trung bình hóa.

f. Khối đọc, truyền và xử lý dữ liệu

Thực ra, các chip TDC thường được chế tạo để có thể điều khiển đọc ghi và truyền dữ liệu thông qua một vi mạch có khả năng lập trình được. Khối đọc và xử lý dữ liệu có thể là các card kết nối trực tiếp với máy tính thông qua các khe cắm mở

rộng, hoặc các cổng giao tiếp của máy tính. Dữ liệu thu được sẽ được xử lý bởi máy tính bằng phần mềm thích hợp cho phép dựng lại được biểu đồ tín hiệu theo thời gian. Hiện nay các card kết nối với máy tính thông qua chuẩn giao tiếp USB được sử dụng rộng rãi do kính thước nhỏ gọn, tốc độ truyền dữ liệu cao. Các vi mạch có khả năng lập trình được như các họ vi điều khiển, PIC, DS-PIC hay FPGA.

g. Hệ quang học thu nhận và lọc tín hiệu ánh sáng đơn sắc

Hệ quang học thu tín hiệu bao gồm các thấu kính hội tụ thu tín hiệu ánh sáng. Hệ

thấu kính hội tụ, một thấu kính có tiêu cự rất ngắn để thu được góc khối tín hiệu ánh sáng là lớn nhất, một thấu kính có tiêu cự dài hơn dùng để hội tụ tín hiệu vào khe máy

đơn sắc. Mẫu nghiên cứu được đặt tại tiêu cự của thấu kính ngắn, khi đó tín hiệu ánh sáng sau khi qua thấu kính ngắn có dạng chùm song song, thấu kính dài hội tụ tín hiệu vào khe máy đơn sắc thường được chọn sao cho có tiêu cự bằng với tiêu cự của gương cầu trong máy đơn sắc để thị trường của gương chứa toàn bộ chùm sáng tín hiệu, điều này góp phần tối ưu hiệu suất thu quang (hình 1.18). Ngoài ra các phin lọc quang học thích hợp cũng có thể thay thế cho máy đơn sắc.

Hình 1.18. Hệ quang học thu và tán sắc tín hiệu ánh sáng

Một phần của tài liệu Hệ đếm đơn photon ứng dụng trong nghiên cứu thời gian sống phát quang của một số vật liệu cấu trúc nano (Trang 29 - 35)

Tải bản đầy đủ (PDF)

(67 trang)