b. QWIPdang truyền tải đến vùng năng lượng cực tiểu (miniband transport).ở
1.4.1 Nguyên lý hoạt động của ma trận cảm biến ảnh FPA dựa trên kiến trúc CCD và CMOS
kiến trúc CCD và CMOS
Cấu tạo của một ma trận cảm biến hình ảnh CCD (charge couple
devices) gồm m thanh ghi hàng {parallel register), mỗi thanh chứa n phần tử nhạy sáng được gọi là pixel. Tùy theo số lượng photon ánh sáng đập vào mặt nhạy sáng của pixel mà một số lượng điện tử tương ứng (gọi là hạt tải) sẽ được tạo ra. Sau đó các hạt tải được chuyển tuần tự từng hàng một đến
vùng lưu trữ (storage array) nhờ các vi mạch tạo xung điều khiển {parallel
và serial clock control...). Một thanh ghi dữ liệu ở đầu ra của CCD
(serỉalreadout register)
Ferroelectric liiyei
Vacuum gap Electrical connection
Silicon substrate
có chức năng đọc và chuyển đổi điện tích của hạt tải ở mỗi pixel thành các giá tri điện áp. Nhờ các mạch tích phân ngoại vi như output amplifier, AD, multiplexing trên cơ sở FPGA... tín hiệu điện áp này sẽ được khuếch đại và chuyển đổi thành tín hiệu hình ảnh video...
Hình 1.11 biểu diễn mặt cắt của một pixel được đúc liền trong một phiến bán dẫn Si pha tạp p. Trên bề mặt mỗi pixel - cấu tạo như 1 photodiode - được phủ lên ít nhất 2 điện cực (được gọi là các cổng - gate). Hình 1.11 biểu diễn 1 pixel cố 4 cổng điều khiển. Do đó các pixel cũng có cấu tạo như một tụ điện nhạy sáng MOS (kim loại-điện môi- bán dẫn). Để tăng diện tích nhận sáng, các bản điện cực kim loại được thay bằng vật liệu polysilieon dẫn điện và cho ánh
sáng truyền qua. Vật liệu cho chất điện môi ở đây thường là S1O2.
— single Pixel Element
stiffs
CCD Register Clock
Storage Array Shift Register Control
Hình 1.11. Cấu tạo một CCD loại quét từng khuôn hình FT có 2 vàng nhạy
sáng và hru trữ tách biệt Cơ chế làm việc của một CCD đơn sắc (đen/ừắng) gầm ba giai đoạn sau:
a) Sản sinh hạt tải: Các photon ánh sáng đập vào bề mặt nhạy quang của mỗi pixel sẽ tạo ra các điện tử tư do (hạt tải) trong vùng chuyển tiếp (vùng nghèo) của photodiode.
Parallel CCD
Image Parallel ClockImage Array
Control Storage Array Parallel Clock Control Parallel Shift Dic&ờtiổrt
b) Tích trữ hạt tải: Các hạt tải này được giam giữ trong các giếng thế năng (potential well) được hình thành bằng cách đặt vào các điện áp dương.Giếng nàycó các rào chắn (potential barrier) làm vách ngăn cách.
Anatomy of 3 Charge Coupled Device Photon
Buried
Channel
Silicon Dioxide
Hình 1.12. Kiến trúc của 1 pixeỉ CCD (hình t rá i) dựa trên các tụ điện bán dẫn - điện môi - kim loại (MOS ) hay là các cổng. Chất bán dẫn
thuộc loại p, lớp cách điện từ S1O2 và điện cực trong suốt polySilicon cho
ánh sáng truyền
qua để tăng hiệu suất.
Hình 1.13. Cơ chế truyền hạt tải trong 1 pixel CCD cỏ 3 điện cực. a: Hạt tải được chứa trong giếng thể năng; b và c: Giếng được mở rộng và cần bằng; d: Giếng bị co lại; e:Hạt tải được dịch hết sang giếng mới; f: xung điều khiển Of i in Voltage Contról Pixel Incoming Reset Photons Gate Photogenerated
Elections V o Potential Well 0
\ ° o ° ° o ° P-type Silicon Potential Barrier Lateral ~ I Integrated Charge Potent! a” Well Potential \ Banter p- SWcon © C Đ ® © 0 0 0 0 0 wtll colUpúnl ( ộ ) ( « ) Í O
c) Chuyển đổi tín hiệu hình ảnh: Ở thanh ghi cuối cùng (serial register) của CCD, số lượng hạt tải trong mẫỉ pỉxel sẽ được đọc ra. Sau đó chúng được lượng tử hóa thành tín hiệu video.
Horizontal Readout Register
Hink 1.14. Các kỉến trúc quét ảnh của CCD: FT. FF, IT và FIT.. Mũi tên chỉ hướng truyền các hạt tải. Vùng ỉưu trữ ịdiện tích sẫm màu) được che chắn khỏi
ánh sáng nhờ lớp màng kim loại trong chip