... cho phép xác định hình dạng đối tợng ảnh - Vùng ảnh (Region) : tập hợp điểm ảnh thuộc đối tợng ảnh Ranh giới vùng ảnh biên ảnh, đờng biên khép kín cho phép xác định vùng ảnh Biên ảnh vùng ảnh đặc ... cảnh, đối tợng, ảnh quang học Q uang học Tín hiệu Bộ cảm ảnh Số hóa biến ảnh (cam era) ả nh liên tục D ữ liệu ảnh ảnh số ảnh đ xử lý Xử lý phân tích M iêu tả ảnh, ảnh đôi tợng ảnh, đặc trng ảnh ... đối ngẫu ảnh Biểu diễn biên ảnh Biên ảnh điểm ảnh mà hàm độ sáng ảnh liên tục có bớc nhảy biến thiên nhanh Cơ sở toán học phát tách biên : phép toán đạo hàm Giới thiệu phơng pháp phát biên -...
Ngày tải lên: 02/04/2014, 00:41
... trình định h!ớng Định h!ớng t!ơng đối II. Cách thức chung Quá trình định h!ớng t!ơng đối xác định mối quan hệ ảnh trái ảnh phải cặp ảnh lập thể, cụ thể xác định vị trí (x,y,z) góc xoay (, , ) ảnh ... thống xử lý ảnh số hãng Intergraph Ch!ơng II : Tăng dày khống chế ảnh Quá trình tăng dày khống chế ảnh nhằm xác định vị trí, trạng thái ảnh khối ảnh hệ tọa độ mặt đất (các yếu tố định h!ớng ngoài) ... chế ảnh Tạo mô hình số độ cao địa hình Xác định độ cao trung bình khu vực Nắn ảnh trực giao dùng DTM Nắn ảnh theo độ cao trung bình khu vực Kiểm tra tiếp biên ảnh nắn Cắt dán ảnh theo khung mảnh...
Ngày tải lên: 10/03/2015, 16:18
Thiết kế hệ thống xử lý ảnh số trên nền FPGA
... lọc Gaussian với cửa sổ 3x3 Dò biên : Biên đối tượng xác định nơi mức xám pixel có thay đổi đột ngột Có nhiều cách xác định biên, dò biên theo gradient, dò biên cách lấy đạo hàm bậc mức xám theo ... Xử lý nhận dạng Thu nhận ảnh Hình 1.2 : Các bước xử lý ảnh số Thu thập ảnh( image acquision) : Ảnh số thu thập cảm biến ảnh có khả biến thông tin cường độ sáng mức xám ảnh thực thành tín hiệu điện ... vision) Nhận dạng : đối tượng vật thể có hình dạng định, kí tự số, chữ cái, dấu vân tay Ảnh sau phân vùng nhận dạng theo phương pháp định phương pháp neural, để tìm mẫu hình dạng mà đối tượng thuộc...
Ngày tải lên: 24/04/2013, 15:55
luận văn thạc sỹ khoa học hợp tác nghiên cứu phát triển các hệ thống xử lý ảnh nhanh trên cơ sở áp dụng công nghệ mạng nơron phi tuyến tế bào
... lý hình ảnh ngày phát triển Các kỹ thuật cho phép nâng cao chất lượng hình ảnh làm đường biên lưu hình ảnh Từ năm 1964 đến nay, phạm vi xử lý ảnh video (ảnh động) phát triển không ngừng Các kỹ ... gian tổ hợp lưu trữ cục Các phép tính analog (analog operations) định nghĩa trọng liên kết tuyến tính phi tuyến Đầu định nghĩa trạng thái xác định không xác định mạng Các phép tính logic (NOT, ... dụng CNN xử lý ảnh, đầu vào ukl thường cường độ điểm ảnh ảnh ảnh xám kích thước MxN ta quy định −1 ≤ u kl ≤ +1 với màu trắng ký hiệu cho –1 màu đen ký hiệu cho +1 Các biến khác xem ảnh - Trong trường...
Ngày tải lên: 23/05/2014, 23:45
Hệ thống xử lý ảnh
... 2.3.1.4 Phương pháp thống kê Phương pháp sai khác thống kê dựa vào phương pháp trừ giá trị điểm ảnh, thay tính tổng sai khác tất điểm ảnh, ta chia ảnh thành miền so sánh đại lượng thống kê điểm ảnh ... nhận ảnh nhằm biến đổi từ ảnh sang ảnh khác cho kết mong muốn Ảnh mong muốn Kết Ảnh đầu vào Xử lý ảnh Kết luận Hình 1.1: Quá trình xử lý ảnh 1.1.2 Tổng quan hệ thống xử lý ảnh CAMERA Thu nhận ảnh ... thuật trừ ảnh chia thành loại sau: - Trừ ảnh dựa vào điểm ảnh - Trừ ảnh dựa vào khối - Trừ ảnh dựa vào biểu đồ - Trừ ảnh dựa vào đặc trưng - Trừ ảnh dựa vào thống kê Để thống giả sử xét hai ảnh I1...
Ngày tải lên: 19/10/2013, 16:15
TỔNG QUAN VỀ MỘT HỆ THỐNG XỬ LÝ ẢNH
... -2 -3 -4 1.2.5 Phân tích ảnh Phân tích ảnh liên quan đến việc xác định độ đo định lượng ảnh để đưa mô tả đầy đủ ảnh Các kỹ thuật sử dụng nhằm mục đích xác định biên ảnh Có nhiều kỹ thuật khác ... v Các phương pháp biết đến Quad-Tree, mảnh hoá biên, nhị phân hoá đường biên Cuối cùng, phải kể đến kỹ thuật phân lớp dựa theo cấu trúc Vấn đề trình bày chương 1.2.6 Nhận dạng ảnh Nhận dạng ảnh ... diễn ảnh Trong biểu diễn ảnh, người ta thường dùng phần tử đặc trưng ảnh pixel Nhìn chung xem hàm hai biến chứa thông tin biểu diễn ảnh Các mô hình biểu diễn ảnh cho ta mô tả lô gic hay định...
Ngày tải lên: 01/11/2013, 17:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII) pptx
... hiển thò hình ảnh hình VGA cách nối đến nối 15 chân J12 phần mạch XS40 (như hình 2) Ta phải download driver VGA vào mạch XS40 để hiển thò hình ảnh Kết nối chuột/bàn phím với mạch XS40 Các lối vào ... Cấu trúc chung Các logic block Cấu trúc nội dung logic block gọi kiến trúc Kiến trúc logic block thiết kế theo nhiều cách khác Một số logic block đơn giản cổng AND hai ngõ nhập Các logic block ... để vô hiệu hóa SRAM ngăn cản khỏi ảnh hưởng phần lại mạch XS40 Một lối FPGA điều khiển chân reset vi điều khiển Vi điều khiển tránh khỏi ảnh hưởng phần lại mạch cách cho chân RST lên cao thông...
Ngày tải lên: 27/06/2014, 01:21
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25 doc
... Keyboard, mouse Trong trình thực đề tài, chúng em gặp khó khăn phần mềm XILINX Vì biên dòch chương trình linh kiện gán chân cách ngẫu nhiên, không phù hợp với thiết kế nên ta phải gán chân lại cho linh ... 14 : 17 : 18 : 19 : 20 : 21 : 23 : 24 : 25 : 30 : 31 : 41 : 91 : 236 : 237 : 238 : 239 : 240 Lưu biên dòch lại chương trình nạp lên KIT Tuy nhiên kết chưa hoàn chỉnh, trỏ chưa thể di chuyển hết ... color_on
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1 potx
... các cổng AND hai ngõ nhập Các logic block khác có cấu trúc phức tạp multiplexer hay bảng dò tìm (look-up table) ... lối trực tiếp Lối đệm IOB có điều khiển skew slew Các ghi có giá trò đường dẫn lối vào lối IOB truyền xung đảo riêng biệt Có set reset toàn cục Các nguồn kết nối Cấu trúc nội dung nguồn kết nối ... trình Các chuyển mạch lập trình có nhiều cấu tạo khác như: pass-transistor điều khiển cell RAM, cầu chì nghòch (anti-fuse), EPROM transistor EEPROM transistor Giống logic block, có nhiều cách...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2 docx
... để vô hiệu hóa SRAM ngăn cản khỏi ảnh hưởng phần lại mạch XS40 Một lối FPGA điều khiển chân reset vi điều khiển Vi điều khiển tránh khỏi ảnh hưởng phần lại mạch cách cho chân RST lên cao thông ... đặc biệt từ mạch bên chân I/O FPGA nối với phải trạng thái Một LED đoạn nối trực tiếp đến FPGA (Các chân FPGA truyền đến monitor VGA) FPGA lập trình để vi điều khiển điều khiển LED đoạn thông ... vi điều khiển thông qua chân I/O đa Mạch XS40 truyền ngược lại máy tính thông qua cổng song song Các chân trạng thái cổng song song nối đến chân P1 P3 vi điều khiển Hoặc vi điều khiển FPGA kích...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3 ppsx
... XSTEND gỡ bỏ giới hạn cách cung cấp thêm mạch hỗ trợ mà XS40 sử dụng thông qua giao diện breadboard chúng Mạch XSTEND chứa tài nguyên, mở rộng vùng ứng dụng mạch XS vùng: Các nút ấn, công tắc ... qua cổng song song máy tính Ta nhận thấy tác động trở lại hệ thống đến tín hiệu từ cổng song song cách lập trình cho FPGA vi điều khiển để trạng thái lối thông báo LED đoạn (Gần giống với lệnh “printf” ... GXSLOAD lưu trữ nội dung file HEX vào SRAM mạch XS40 Sau đó, đònh dạng lại FPGA cách nạp file bitstream vào FPGA Khi mạch XS40 nạp phần cứng phần mềm, ta phải kiểm tra xem thật...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4 pps
... lưới 0.1”*0.1” đặt rải rác với mạng lưới bus VCC GND hình Các bus truyền VCC liên tục phần mạch XSTEND bus GND chạy liên tục phần mạch Các bus VCC GND có giao tiếp kết nối mà dây kim loại nhỏ ... XSTEND Khi đặt shunt J16 xác đònh bus VCC vùng mẫu có truyền nguồn 5V 3.3V hay không (xem hình 4) Dó nhiên, lựa chọn jumper hiệu ta không cấp nguồn vào mạch XSTEND mạch XS cách kết nối với nguồn ... mẫu thông qua nối J3 Các chân nối phải xếp phù hợp với chân mạch XS40 Ví dụ: chân J3 bên phía trái mạch XSTEND tương ứng với chân 21 bên phía trái mạch XS40 Bộ nối mạch Các mạch với mạch ứng...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5 doc
... 1,2,…đến 2050 để lấy xung từ 100MHz, 50MHz, …xuống 48.7KHz tương ứng Các tần số chia gửi đến phần lại mạch XS40/XSP tín hiệu xung Các số chia (ước số) lưu trữ nhớ cố đònh chip dao động để tiếp tục ... đònh chip dao động để tiếp tục hoạt động tần số chương trình hoá nguồn điện cấp cho mạch XS40/XSP Các số chia đặc biệt lưu trữ vào chip dao động sử dụng tiện ích GUI-based GXSSETCLK sau: Nhấp chọn ... mạch XS40 đến cổng song song máy tính download mạch thay đổi Download thiết kế FPGA vào mạch XS40 cách sử dụng tiện ích GXSLOAD sau: (đã có sẵn hình Nhấp chọn biểu tượng cài đặt XSTOOLS) Sau xuất...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6 docx
... lập kiểm tra project Ta thực với trình soạn thảo mô để xác đònh project, thoả mãn qui đònh cụ thể Một loạt công cụ thực dùng để biên dòch xác đònh lại khía cạnh thiết kế Khi thiết kế thoả mãn ... file edf => set Sau nhấp chọn Run flow Sau biên dòch hoàn tất khung bên phải cửa sổ Exempler logic hiển thò dòng thông báo Finish Synthesis Run nghóa việc biên dòch thực thành công Khi file edf lưu ... cạnh thiết kế Khi thiết kế thoả mãn quy đònh, ta download thiết kế sau vào linh kiện Quá trình biên dòch file EDF thành file BIT Start => Program => Xilinx ISE => Project Navigator => Enter Nhấp...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 7 pdf
... chức logic lớn Sharable Logic Expanders mở rộng thành phần tích Khối I/O +Các chân I/O cấu hình ngõ vào, ngõ ra, chiều Các chân I/O đệm trạng thái Chú ý: Max7000 lập trình 100 lần II FLEX10K FLEX10K ... tổng quát Mỗi EAB gồm 100-600 cổng, dùng độc lập kết hợp lại với Các EAB RAM 256x8, 512x4, 1024x2, 2048x1 Logic Array Block (LAB) +Các mảng Logic gồm LAB, LAB gồm LE đường kết nối cục Hình: Cấu ... logic (LE: Logic Element) FLEX10K Hình: Cấu tạo bảng dò tìm (LUT) +Các Interconnection theo hàng cột, nối LAB với I/O Element (IOE) Các IOE (I/O Element) chứa I/O pin Mỗi IOE gồm đệm chiều FlipFlop...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8 ppsx
... công tắc led cách sử dụng dây hook_up Sau tải thiết kế vào linh kiện mô thiết kế a Các header Các header chip EPM7128S bao quanh linh kiện cung cấp truy xuất đến chân tín hiệu linh kiện Các chân ... logic mở công tắc thiết lập mức logic đóng công tắc d Các led D1 đến D16 Mạch UP gồm 16 led kéo lên với điện trở 330KΩ Các led tác động mức Các led từ D1 đến D8 nối tương tự liên tiếp đến header ... máy tính, viễn thông ứng dụng DSP Cáp tải cổng song song ByteBlaster II Các thiết kế tải nhanh chóng dễ dàng vào mạch UP2 cách sử dụng cáp tải ByteBlaster II Cáp ByteBlaster II giao diện phần cứng...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 9 docx
... VGA đỏ, xanh xanh dương tín hiệu khác tín hiệu đồng dọc đồng ngang Những tín hiệu cho phép hình ảnh ghi vào hình monitor Tín hiệu Chân nối D_sub Chân FLEX 10K Đỏ 236 Xanh 237 Xanh dương 238 GND...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 10 ppt
... thông báo nút Detect JTAG Chain Info cho biết thông tin nhận cáp tải ByteBlaster II Thông báo phải xác nhận phù hợp với thông tin hộp Device Names & Programming File Names Nhấp chọn Save JCF hộp ... thông báo nút Detect JTAG Chain Info cho biết thông tin nhận cáp tải ByteBlaster II Thông báo phải xác nhận phù hợp với thông tin hộp Device Names & Programming File Names Nhấp chọn Save JCF hộp ... thông báo nút Detect JTAG Chain Info cho biết thông tin nhận cáp tải ByteBlaster II Thông báo phải xác nhận phù hợp với thông tin hộp Device Names & Programming File Names Nhấp chọn Save JCF để lưu...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 11 ppt
... lập trình cho thiết bò khác như: FLASHlogic APEX MAX+PLUS®II cung cấp nhiều phương pháp thiết kế phong phú Có phương pháp thiết kế dành cho thiết kế phân cấp ( hierarchical designs), soạn thảo ... monitor phải cập nhật để xác đònh thời gian yêu cầu cập nhật pixel cập nhật cho toàn hình Các hàm bên tính toán thời gian yêu cầu cho monitor thực tất lệnh Monitor ghi vào hình cách gửi tín hiệu màu ... Compiler cách tự động, cho phép xử lý thiết kế VHDL Verilog HDL Trình biên dòch Compiler MAX+PLUS®II tự động nạp chương trình thiết kế, tự động chọn linh kiện để nạp data vào Chú ý: Các đặc điểm...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 12 docx
... sổ Text Editor, kiểm tra ngữ pháp ngôn ngữ VHDL, thực việc biên dòch, mô Text Editor cho phép chỉnh sửa, cắt, dán, … b Trình biên dòch Compiler MAX+PLUS®II Trình biên dòch Compiler MAX+PLUS®II ... cho phép xác đònh lỗi file thiết kế, lỗi dò tìm suốt trình biên dòch project Khi trình biên dòch hoạt động, thực chuỗi chương trình con, chương trình thực chức khác tạo file khác Chú ý: Các dạng ... thiết kế bên Nhấn vào Start biên dòch chương trình hành, biên dòch cách chọn Project Save & Compiler hay Project Save, Compiler & Simulator Muốn dừng chương trình biên dòch nhấn Stop Khi Compiler...
Ngày tải lên: 05/07/2014, 16:20