TRƯỜNG ĐẠI HỌC BÁCH KHOA TPHCM KHOA ĐIỆN – ĐIỆN TƯ CẤU TRÚC MÁY TÍNH LAB : Thiết kế bộ cộng bit GVHD: SVTH: Tp HCM, tháng năm 2016 I – Muc tiêu Mục tiêu của bài thí nghiệm này là xây dựng bộ cộng 4bit bằng hai cách: Sử dụng bộ cộng toàn phần (full adder) để thực hiện (structural model) Sử dụng mô tả hành vi để thực hiện (behavioral model) AI – Ly thuyêt hoat đông cua mach Một mạch cộng toàn phần là mạch cho phép thực hiện cộng bit nhị phân A, B và Cin (số dư của phép tính trước) và xuất số, tổng S và số dư Cout Với: S=A B Cin Cout = A.B + B.Cin + A.Cin Bảng chân trị: Sơ đồ mạch cợng toàn phần: Có thể tạo mạch logic sử dụng nhiều phép toàn cộng cho N bit số: III – Code design Code VHDL mạch cộng 1bit fulladder (tham khảo giáo trình Kỹ thuật số): Code VHDL mạch công 4bit fulladder (tham khảo giáo trình Kỹ thuật số): IV – Test chương trinh va dang song ngo Dùng Quartus thực hiện mạch fulladder4bit : Mô phỏng ngõ vào và ngõ với waveforms simulation: Dùng modelsim để thực hiện kiểm tra mô phỏng: Kết luận: Mô phỏng đã hoàn tất và mạch chạy tốt Giản đồ cho thấy có những đoạn đáp ứng Cout thay đổi đợt ngợt khoảng thời gian nhỏ Thử thay đổi thời gian đáp ứng từ ps đến ns, giản đồ vẫn xuất hiện những đáp ứng đột ngột vậy V – Bang chân tri cac kêt qua : A 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 A 0010 0010 0010 0010 0010 0010 0010 0010 0010 0010 0010 0010 0010 0010 0010 0010 A Vào B Vào B Vào B 0100 0100 0100 0100 0100 0100 0100 0100 0100 0100 0100 0100 0100 0100 0100 0100 A 0110 0110 0110 0110 0110 0110 0110 0110 0110 0110 0110 0110 0110 0110 0110 0110 A 1000 1000 1000 1000 Vào B Vào B 1000 1000 1000 1000 1000 1000 1000 1000 1000 1000 1000 1000 A 1010 1010 1010 1010 1010 1010 1010 1010 1010 1010 1010 1010 1010 1010 1010 1010 A 1100 1100 1100 1100 1100 1100 1100 Vào B Vào B 1100 1100 1100 1100 1100 1100 1100 1100 1100 A 1110 1110 1110 1110 1110 1110 1110 1110 1110 1110 1110 1110 1110 1110 1110 1110 Kết luận: Bài thực hiện mô phỏng fulladder4bit hoàn thành tốt đẹp ... 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 A 11 00 11 00 11 00 11 00 11 00 11 00 11 00 Vào B Vào B 11 00 11 00 11 00 11 00 11 00 11 00 11 00 11 00 11 00 A 11 10 11 10 11 10 11 10 11 10 11 10 11 10 11 10 11 10... 011 0 011 0 011 0 011 0 011 0 011 0 011 0 011 0 011 0 011 0 011 0 011 0 011 0 011 0 A 10 00 10 00 10 00 10 00 Vào B Vào B 10 00 10 00 10 00 10 00 10 00 10 00 10 00 10 00 10 00 10 00 10 00 10 00 A 10 10 10 10 10 10 10 10 10 10 10 10... 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 A Vào B Vào B Vào B 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 010 0 A 011 0 011 0