Đang tải... (xem toàn văn)
(NB) Giáo trình Lập trình vi mạch số với mục tiêu giúp các bạn có thể phân tích được cấu trúc của các cổng logic cơ bản, mạch logic tổ hợp, mạch điều khiển tuần tự; Giải thích được thuật toán điều khiển theo yêu cầu của bài; Trình bày được trình tự thực hiện lập trình vi mạch số; Phân tích được những lỗi thường gặp, nguyên nhân và biện pháp xử lý, phòng tránh;
145 BÀI 3: LẬP TRÌNH ĐIỀU KHIỂN MẠCH TUẦN TỰ Mã bài: MĐ ĐTCN 25 - 03 Giới thiệu: Hiện mạch lập trình Do đó, người học phải trang bị kiến thức lập trình điều khiển mạch như: mạch Flip-Flop RS, mạch Flip-Flop JK, mạch Flip-Flop D, mạch Flip-Flop T… Mục tiêu: Sau học xong học người học có khả năng: + Kiến thức: - Phân tích cấu trúc mạch điều khiển mạch tuần tự; - Trình bày trình tự thực lập trình mạch điều khiển mạch tuần tự; - Phân tích lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh + Kỹ năng: - Lập trình mạch điều khiển mạch theo yêu cầu kỹ thuật; - Phịng tránh sửa lỗi lập trình điều khiển; - Kiểm tra xác điều kiện hoạt động thiết bị + Năng lực tự chủ trách nhiệm: - Rèn luyện tính tỷ mỉ, xác an tồn vệ sinh cơng nghiệp; - Tự chịu trách nhiệm thực việc giao Nội dung: Lập trình mạch Flip-Flop RS 1.1 Flip-Flop RS 1.1.1 FF R-S sử dụng cổng NAND Hình 3.1: Sơ đồ mạch bảng trạng thái FF R-S sử dụng cổng NAND - Dựa vào bảng trạng thái cổng NAND, ta có: 146 + S =0, R = Q=1 Khi Q=1 hồi tiếp cổng NAND nên cổng NAND có ngõ vào 1, Q = + S =0, R = Q =1 Khi Q =1 hồi tiếp cổng NAND nên cổng NAND có ngõ vào 1, Q= + S = R =0 Q = Q =1 trạng thái cấm + S = R =1, Giả sử trạng thái trước có Q =1, Q = hồi tiếp cổng NAND nên cổng NAND có ngõ vào 0, Q = FF R-S giữ nguyên trạng thái cũ Như gọi FF khơng đồng cần hai ngõ vào S hay R thay đổi ngõ thay đổi theo Về mặt kí hiệu, FF R-S khơng đồng kí hiệu hình 3.2: Hình 3.2 : a> R,S tác động mức – b> R,S tác động mức 1.1.2 Mạch FF R-S sử dụng cổng NOR Hình 3.3: FF R-S khơng đồng sử dụng cổng NOR bảng trạng thái - Dựa vào bảng trạng thái cổng NOR, ta có: + S=0, R= Q = Khi Q=0 hồi tiếp cổng NOR nên cổng NOR có ngõ vào Q = Vậy Q= Q = + S=0, R= Q = Khi Q = hồi tiếp cổng NOR nên cổng NOR có ngõ vào Q= Vậy Q= 1và Q = + Giả sử trạng thái trước có S =0, R = Q =0, Q = Nếu tín hiệu ngõ vào thay đổi thành : S = 0, R = ( R chuyển từ 1→ ) ta có : 147 S =0 Q = Q = R = Q = 1 Q = FF R-S giữ nguyên trạng thái trước + Giả sử trạng thái trước có S = 1, R = Q = 1, Q = Nếu tín hiệu ngõ vào thay đổi thành : R = 0, S = ( S chuyển từ → ) ta có : R =0 Q Q = Q = S= Q = 1 Q = FF R-S giữ nguyên trạng thái trước 1.1.3 FF R-S tác động theo xung lệnh Xét sơ đồ FF R-S đồng với sơ đồ mạch, ký hiệu bảng trạng thái hoạt động hình 3.4a,b Trong : Ck tín hiệu điều khiển đồng hay tín hiệu xung Clock ( tín hiệu xung đồng hồ) Hình 3.4a: Sơ đồ logic FF R-S tác động theo xung lệnh Hình 3.4b : Ký hiệu bảng trạng thái FF R-S tác động theo xung lệnh - CK = 0: cổng NAND khóa khơng cho liệu đưa vào, cổng NAND có ngõ vào CK = S = R =1 Q = Q : FF R-S giữ nguyên trạng thái cũ 148 - CK =1: cổng NAND mở Ngõ Q thay đổi tùy thuộc vào trạng thái S R + S= 0, R = S = 1, R =1 Q = Q + S= 0, R = S = 1, R =0 Q = + S= 1, R = S = 0, R =1 Q = + S= 1, R = S = 0, R =0 Q = X Trong trường họp tín hiệu đồng Ck tác động mức 1, tín hiệu Ck tác động mức ta mắc thêm cổng đảo hình 3.5 Hình 3.5: Sơ đồ logic ký hiệu FF R-S mức Xung Clock tác động xung Clock Theo ta thấy ngõ FF thay đổi C = Tuy nhiên thay đổi ngõ vào liên tục khơng thể xác định trạng thái ngõ thời điểm Để tránh điều này lệnh C thay xung điện theo thời gian xuất xung ngõ FF thay đổi trạng thái lần Các xung điện gọi xung nhịp hay xung đồng hồ ký hiệu CK Xung Clock thường chuỗi xung hình chữ nhật sóng hình vng Xung Clock phân phối đến tất phận hệ thống Và hầu hết ngõ hệ thống thay đổi trạng thái có xung Clock thực bước chuyển tiếp Tùy thuộc vào mức tích cực tín hiệu đồng Ck , có loại tín hiệu điều khiển hình 3.6 + Ck điều khiển theo mức + Ck điều khiển theo mức + Ck điều khiển theo sườn lên (sườn trước) + Ck điều khiển theo sườn xuống (sườn sau) 149 Hình 3.6: Các loại tín hiệu điều khiển Ck 1.2 Trình tự thực Lập trình FF R-S sử dụng cổng NAND ( R, S tác động mức 0) Với S =SB, R = RB, Q = Q , Q = QB Các tín hiệu đầu vào SB, RB kết nối với V16, V17 board mạch Basys Các tín hiệu đầu Q, QB kết nối với U16, E19 board mạch Basys 1.2.1 Điều kiện thực - Chuẩn bị thiết bị, dụng cụ, vật tư THIẾT BỊ, DỤNG CỤ - Máy tính có cài phần mềm Vivado VẬT TƯ - Dây kết nối máy tính với BASYS - BASYS Hãng XILINX - An toàn lao động + Đảm bảo an toàn điện + Đảm bảo an toàn cho người thiết bị, dụng cụ 1.2.2 Các bước thực Bước 1: Khởi động phần mềm Vivado Kích vào biểu tượng hình Desktop ta có giao diện phần mềm sau 150 Bước 2: Tạo project đặt tên cho project FF_RS_NAND Vào File chọn Project sau chọn New Hiển thị hộp thoại Nhấn Next hiển thị Hộp thoại Project name ta đặt tên FF_RS_NAND 151 Project location chọn đường dẫn tới D:/vimachso sau nhấn Next Hiển thị hộp thoại Nhấn Next hiển thị hộp thoại 152 Bước 3: Tạo file FF_RS_NAND.v FF_RS_NAND.xdc Target langguage ta chọn Verilog Simulator langguage ta chọn Mixed Nhấn vào Create file hiển thị hộp thoại File name ta gõ FF_RS_NAND sau nhấn OK Hiển thị hộp thoại Nhấn Next hiển thị hộp thoại 153 Nhấn vào Create file hiển thị hộp thoại File name ta gõ FF_RS_NAND sau nhấn OK Nhấn Next hiển thị hộp thoại 154 Bước 4: Chọn chọn dịng IC lập trình Family ta chọn Artix-7, Package chọn cpg236, Speed chọn -1 sau ta chọn chíp xc7a35tcpg236-1 sau nhấn Next hiển thị hộp thoại Nhấn Finish hiển thị hộp thoại 352 Nhấn OK Bước 9: Download chương trình vào phần cứng thiết bị Để Download chương trình vào phần cứng thiết bị ta vào Tool chọn Settings… Click vào Bitstream, chọn dạng xuất liệu -bin_file Trong phần IMPLEMENTATION ta click vào Run Implementation 353 Chọn Launch runs on local host Number or jobs sau nhấn OK Sau chạy thành công ta chọn Generate Bitstream Nhấn OK 354 Chọn Launch runs on local host Number or jobs sau nhấn OK Đợi q trình hồn thành Để đổ chương trình vào phần cứng thiết bị ta cắm thiết bị vào cổng USB máy tính sau phần PROGRAM AND DEBUG ta click vào Open Target chọn Auto Connect 355 Click vào Program device Chọn đường dẫn đến sosanh.bit sau nhấn vào Program Q trình ghi liệu đến hồn thành 100% xong Bước 10: Chạy chương trình thiết bị Gạt công tắc theo sơ đồ chân kết nối thiết bị quan sát đèn led 356 10.3 Một số lỗi thường gặp, nguyên nhân biện pháp xử lý, phòng tránh TT lỗi thường gặp Nguyên nhân Biện pháp xử lý, phòng tránh Sai chân đầu vào/đầu Gán sai chân đầu Xác định chân đầu vào/đầu vào/đầu thiết bị thiết bị Gán chân đầu vào/đầu thiết bị Sai lệnh cấu trúc lệnh Lập trình sai cấu trúc Cần lập trình theo cấu trúc lệnh Không download Do kết nối thiết bị với Kiểm tra kết nối thiết bị chương trình xuống máy tính với máy tính thiết bị 10.4 Bài tập áp dụng Lập trình so sánh liệu bit có sơ đồ khối hình vẽ C_in1 A>B C_in2 C_in12 So sánh A