Bộ lọc tần số cao hay gọi cao tần (bộ lọc siêu cao tần) mạng hai cổng dùng để điều khiển đáp ứng tần số theo cấu hình cho trước Trong kỹ thuật, lọc siêu cao tần ứng dụng rộng rãi nhằm tách tín hiệu mong muốn khỏi tín hiệu khơng mong muốn khác (từ kênh khác, từ nhiễu) - Khái quát Multiplexer: Các MUX sử dụng ứng dụng hệ thống truyền thơng, nơi cần tách tín hiệu băng rộng thành số tín hiệu băng hẹp (RF channels) Sự phân kênh dải tần phân bổ cho phép linh hoạt luồng lưu lượng truyền thông môi trường đa người dùng MUX sử dụng để cung cấp chức ngược lại, kết hợp số kênh băng hẹp thành tín hiệu tổng hợp băng rộng để truyền qua ăng ten chung
BÁO CÁO BÀI TẬP LỚN NHẬP MÔN HỆ THỐNG CAO TẦN Thiết kế mô lọc thông thấp multiplexer Sinh viên: Phùng Thế Ngọc Đỗ Văn Thuận Đỗ Danh Phương Tống Trần Hoàng MSSV: 17020531 17020539 17020533 17020510 Giảng viên hướng dẫn: TS Trần Thị Thúy Quỳnh NĂM HỌC: 2020 TÓM TẮT Với kiến thức học môn nhập môn mạch hệ thống cao tần, nhóm em định lựa chọn đề tài tập lớn cuối kỳ môn học thực thiết kế mô lọc thông thấp Multiplexer Bài báo cáo trình bày so sánh phương pháp thiết kế khác sử dụng mạch linh kiện LC, Microstrip line với Stepped-impedance Stub (áp dụng biến đổi Richard, Kuroda) Mạch lọc Multiplexer mơ phân tích dựa hỗ trợ phần mềm chuyên dụng ADS Nội dung bao gồm sau: • Chương 1: Khái quát lọc cao tần, cách tổng hợp lọc trình bày sở lý thuyết cần thiết cho việc phân tích thiết kế lọc Multiplexer • Chương 2: Chi tiết phương pháp thiết kế mô mạch cho lọc Multiplexer MỤC LỤC CHƯƠNG 1: LÝ THUYẾT THIẾT KẾ BỘ LỌC THÔNG THẤP CAO TẦN 1.1 Khái quát lọc Multiplexer cao tần 1.1.1 Khái quát 1.1.2 Phân loại 1.2 Các tham số lọc cao tần 1.3 Các phương pháp thiết kế lọc 1.3.1 Phương pháp tham số hình ảnh 1.3.2 Phương pháp tổn hao chèn 1.4 Tổng hợp lọc thông thấp 1.4.1 Thiết kế LPF nguyên mẫu 1.5 Thiết kế lọc sử dụng đường dây ghép 1.6 Thiết kế lọc sử dụng Stepped-impedance CHƯƠNG 2: THIẾT KẾ, MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ 2.1 Yêu cầu thiết kế 2.2 Tính tốn tham số lọc Multiplexer 2.2.1 Bộ lọc LPF BPF dùng phần tử LC 2.2.2 Bộ lọc LPF BPF dùng đường dây ghép 2.2.3 Bộ lọc LPF sử dụng Stepped-impedance 2.3 Kết mô 2.3.1 Bộ lọc LPF BPF dùng phần tử LC 2.3.2 Bộ lọc LPF BPF dùng đường dây ghép 2.3.3 Bộ lọc LPF sử dụng Stepped-impedance 2.3.5 Bộ Manifold Multiplexer (Diplexer) 1:2 – Microstrip circuit TÀI LIỆU THAM KHẢO TÀI LIỆU THAM KHẢO [1]David M Pozar, John Wiley and Sons, Microwave Engineering, Fourth Edition, 2012 [2] ELT3144_Oppenheim-Schafer_Discrete-Time Signal Processing (Prentice Hall, 3rd, 2010) [3]GS.TSKH Phan Anh, Trần Thị Thúy Quỳnh, Nguyễn Khang Cường, Lý thuyết kỹ thuật VIBA, Nhà xuất Khoa Học Kỹ Thuật, 2012 [4] https://www.intechopen.com/books/microwave-systems-andapplications/manifold-multiplexer [5] Design & Optimization of Stepped Impedance Low Pass Filter using ADS Simulation tool at GHz Shilpi Gupta1( M.Tech Student), Pooja Rani2 ( M.Tech Student), R K Prasad3 (Associate Professor) Department of Electronics & Communication1,2,3 Madan Mohan Malviya University of Technology, Gorakhpur (Formerly Madan Mohan Malviya Engineering College, Gorakhpur) [6] Microwave Filters for Communication Systems: Fundamentals, Design, and Applications (Richard J.Cameron, Chandra M.Kudsia, Raafat R.Mansour) CHƯƠNG LÝ THUYẾT THIẾT KẾ BỘ LỌC CAO TẦN 1.1 Khái quát lọc cao tần 1.1.1 Khái quát - Khái quát lọc: Bộ lọc tần số cao hay gọi cao tần (bộ lọc siêu cao tần) mạng hai cổng dùng để điều khiển đáp ứng tần số theo cấu hình cho trước Trong kỹ thuật, lọc siêu cao tần ứng dụng rộng rãi nhằm tách tín hiệu mong muốn khỏi tín hiệu khơng mong muốn khác (từ kênh khác, từ nhiễu) - Khái quát Multiplexer: Các MUX sử dụng ứng dụng hệ thống truyền thơng, nơi cần tách tín hiệu băng rộng thành số tín hiệu băng hẹp (RF channels) Sự phân kênh dải tần phân bổ cho phép linh hoạt luồng lưu lượng truyền thông môi trường đa người dùng MUX sử dụng để cung cấp chức ngược lại, kết hợp số kênh băng hẹp thành tín hiệu tổng hợp băng rộng để truyền qua ăng ten chung Do chúng gọi phân kênh kết hợp (channelizers or combiners) Do tính tương hỗ (reciprocity) mạng lọc, MUX cấu hình để tách dải tần số truyền nhận thiết bị chung, gọi duplexer diplexer Ngoài ra, MUX sử dụng ứng dụng không dây nơi trạm gốc (base station) cần truyền kênh tần số khác theo hướng khác sử dụng ăng ten thị (directive antennas) Trong trường hợp cần có ghép kênh để tách băng tần tổng thể thành kênh riêng biệt, phát theo nhiều hướng khác 1.1.2 Phân loại - Phân loại lọc: Theo dạng đáp ứng tần số, lọc chia thành loại: • Bộ lọc thơng thấp (Low-pass filter - LPF) • Bộ lọc thơng cao (High-pass filter – HPF) • Bộ lọc thông dải (Band-pass filter – BPF) • Bộ lọc triệt dải (Band-stop filter – BSF) Hình 1.1 a, b, c, d biểu thị đặc trưng tần số bốn lọc trường hợp lý tưởng Các ωc, ω1, ω2 tần số giới hạn dải thông, cụ thể tần số cắt, tần số thông giới hạn dưới, tần số thông giới hạn Hình 1.1: Bốn lọc (a) Thơng thấp, (b) Thông cao, (c) Thông dải, (d) Chặn dải Diplexer Là mạng cổng (three-port network) chia tín hiệu đến từ cổng chung (common port) thành hai đường dẫn (có trường hợp gọi kênh), phụ thuộc vào tần số Diplexer dạng đơn giản MUX, tách tín hiệu từ cổng chung thành nhiều dường dẫn khác Diplexer sử dụng lọc thông thấp, thông cao thông dải để đạt kết mong muốn Hình 1.2: Diplexer (Manifold Multiplexer) 1:2 - Phân loại Multiplexer Hybrid-coupled MUX Circulator-coupled Directional-filter MUX MUX Ưu điểm Có thể phù hợp với Yêu cầu lọc cho Yêu cầu lọc khái niệm mô-đun kênh cho kênh (modular concept) Sử dụng thiết kế tiêu Đơn giản để điều Đơn giản để điều chuẩn lọc chỉnh, khơng có chỉnh, khơng có tương tác tương tác Đơn giản để điều chỉnh, lọc kênh lọc kênh khơng có tương tác lọc kênh Có thể phù hợp với Tổng cơng suất các khái niệm môchế độ truyền dẫn Có thể phù hợp với đun (modular chế độ phản xạ khái niệm mô-đun concept) chia cho phép lai (modular concept) cho có 50% cơng suất cố lọc; xử lý điện tăng lên giảm độ nhạy cảm với cố điện áp Nhược điểm Cần có hai lọc Tín hiệu phải liên tiếp Bị hạn chế để thực giống hệt hai qua circualator, phát hiên chức hybrids cho kênh sinh thêm tổn thất tất cực (alllần pole function) Độ dài dòng Butterworth hybrid lọc yêu Low-loss, high-power Chebyshev cầu cân xác ferrite circulatrs đắt tiền để trì hướng mạch Khó nhận băng thơng lớn 1% Kích thước vật lý trọng lượng ghép kênh lớn so với cách tiếp cận khác Manifold multiplexer Yêu cầu lọc cho kênh Thiết kế nhỏ gọn Có khả nhận hiệu suất tối ưu để giảm thiểu lỗi chèn, biên độ đáp ứng trễ nhóm (insertion loss, amplitude and group delay respone) Thiết kế phức tạp Chỉnh sửa ghép kênh tốn thời gian tốn chi phí Khơng phù hợp với thiết kế hoạch tần số linh hoạt; nghĩa là, việc thay đổi tần số kênh yêu cầu thiết kế ghép kênh 1.2 Các tham số lọc Các tham số biểu thị đặc trưng lọc giúp loại bỏ hồn tồn tín hiệu khơng mong muốn, đồng thời tín hiệu mong muốn cịn lại khơng bị méo Các thơng số biểu diễn sau: - 𝛿 s = gợn dải triệt (stop-band ripple) - 𝛿 p = gợn thông dải (pass-band ripple) - 𝜔s = tần số cạnh dải triệt (stop-band edge frequency) - 𝜔p = tần số cạnh dải thông (pass-band edge frequency) - TW = miền chuyển tiếp (transition width) = 𝜔s – 𝜔p Ta có cơng thức tính: - |𝐻𝑎 (𝑗𝑤𝑝 )|2 = 1+ 𝜀2 với 𝜔 = 𝜔p - |𝐻𝑎 (𝑗𝑤𝑠 )|2 = - Trong 𝜀 A liên quan tới tham số Rp (độ suy giảm dải thông) 𝐴2 với 𝜔 = 𝜔s AS (độ suy giảm dải chặn) Rp = -10log10 As = -10log10 - 1+ 𝜀 𝐴2 => 𝜀 = √10𝑅𝑝/10 − => A = 10𝐴𝑠/20 Các gợn sóng 𝛿 𝛿 2, tỉ lệ với 𝜀 A công thức: 1−𝛿1 1+ 𝛿1 𝛿2 1+ 𝛿1 =√ 1+ 𝜀2 => 𝜀 = 1+ 𝛿1 𝐴 𝛿2 = => A = 2√𝛿1 1−𝛿1 - Có thể thiết kế lọc theo cách sau: + Chebyshev: có xấp xỉ tốt cho đáp ứng lý tưởng lọc với bậc độ gợn sóng định + Butterworth: có đáp ứng biên độ phẳng tối đa + Linear phase ~ Bessel: có độ trễ pha phẳng tối đa Đáp ứng biên độ số thiết kế lọc thông thấp - Đa thức xấp xỉ lọc tương tự gồm: - Bộ lọc Chebyshev: Gn(𝜔) = |𝐻𝑛 (𝐽𝜔 )| = ω √1+ ε2 T2n (ω ) o • Bộ lọc Butterworth: G(𝜔) = √1+ ω2n • Bộ lọc Bessel: G(𝜔) = |𝐻(𝐽𝜔 )| = θjω (0) s θjω (ω ) 1.3 Các phương pháp thiết kế lọc 1.3.1 Phương pháp tham số hình ảnh Phương pháp tham số hình ảnh lọc liên quan đến đặc điểm kỹ thuật đường đặc tuyến dải thông dải chặn mạng hai cổng nối kiểu ghép tầng, tương tự cấu trúc tuần hoàn Phương pháp tương đối đơn giản có số điểm hạn chế khơng thể thiết kế mạch cho tần số bất kỳ, nghĩa khơng có cơng thức chung để đơn giản thay biến số tần số xác định mạch Tuy phương pháp tham số hình ảnh hữu dụng cho mạch lọc đơn giản cung cấp liên kết cấu trúc vô hạn tuần hoàn thiết kế mạch lọc thực tế Phương pháp tham số hình ảnh có ứng dụng thiết kế khuếch đại sóng chạy dùng bán dẫn Phương pháp tham số hình ảnh mơ tả Bộ lọc thiết kế với chuỗi nối tiếp lọc thành phần có đầu vào đầu với trở kháng Zo Phương pháp tham số hình ảnh Đáp ứng biên độ lọc thiết kế có độ dốc cao đáp ứng biên độ lọc thành phần 10 Hình 2.2: Tính tốn tham số lọc LineCalc ADS cho LPF Hình 2.3: Tính tốn tham số lọc LineCalc ADS cho BPF 22 Bảng 2.5 Các tham số đường dây ghép Bộ lọc Chebyshev 3dB LPF S01 S12 S23 S34 S45 S56 0.882317 2.200660 2.486470 2.486470 2.200660 0.882317 W01 W12 W23 W34 W45 W56 2.570530 2.809110 2.823480 2.823480 2.809110 2.570530 L01 L12 L23 L34 L45 L56 15.371600 15.179400 15.166500 15.166500 15.179400 Bộ lọc Chebyshev 3dB BPF (2GHz) S01 0.481567 S12 1.769890 S23 1.769890 15.371600 S34 0.481567 W01 W12 W23 W34 2.258490 2.765000 2.765000 2.258490 L01 L12 L23 L34 20.800800 20.328700 20.328700 20.800800 Bộ lọc Chebyshev 3dB BPF (3.4GHz) S01 S12 S23 S34 S45 S56 0.519967 2.000190 2.421050 2.421050 2.000190 0.519967 W01 W12 W23 W34 W45 W56 2.317380 2.805910 2.421050 2.421050 2.805910 2.317380 L01 L12 L23 L34 L45 L56 12.191100 11.908800 11.890700 11.890700 11.908800 12.191100 2.2.3 Bộ lọc LPF sử dụng Stepped-impedance Từ công thức liệt kê phần 1.6 , ta tính tốn tham số cần thiết mạch thiết kế lọc LPF BPF sử dụng Stepped-impedance Lựa chọn Zlow 20 Ohm Z-high 120 Ohm ta thu bảng sau: 23 Section Zi = Zl or Zh Bli (deg) Wi (mm) Li (mm) 20 79.79 10.7091 12.5212 120 18.18 0.3380 3.2876 20 104.00 10.7091 16.3204 120 18.18 0.3380 3.2876 20 79.79 10.7091 12.5212 Bảng 2.2.1 cho lọc LPF bậc 2.3 Kết mô 2.3.1 Bộ lọc LPF BPF dùng phần tử LC Các lọc theo yêu cầu phần 2.1 mơ phần mềm ADS hình 2.3.1 Hình 2.3.1 Mơ phỏn lọc Chebyshev-ripple 3dB sử dụng phần tử LC Tương tự, ta thực mô lọc Chebyshev Bộ lọc pha tuyến tính hình 3.2 24 Hình 2.3.2 Mô lọc Linear Phase sử dụng phần tử LC Hình 2.3.3: Mơ lọc Butterworth sử dụng phần tử LC Kết thực mô dùng phần mềm chuyên dùng ADS: 25 Hình 2.3.4: Kết mô LPF sử dụng lọc Chebyshev- Ripple 3dB phần tử LC So sánh kết mô lọc Chebyshev -Ripple dB so với Butterworth Linear Phase bậc tương ứng Hình 2.3.5: So sánh kết mô LPF sử dụng lọc o Mạch Microstrip Từ mạch LC sử dụng biến dổi Richard để biến đổi L C sang Series Shunt stubs Tiêp theo, sử dụng biên đổi Kuroda thực thay đổi tỉ lệ trở kháng tần số thu lọc chế tạo Microstrip Hình 2.3.6: Mạch Microstrip cho lọc thơng thấp (Chebyshev -Ripple 3dB) 26 Hình 2.3.7: Layout mạch thiết kế Microstrip cho LPF Kết mô thu với sử dụng mạch Microstrip LPF o Thiết kế lọc BPF dùng phần tử LC Từ số liệu tính tốn phần 2.1.1 ta thực mơ BPF sử dụng phần tử LC 27 Hình 2.3.8: Mơ lọc BPF tần số trung tâm GHz sử dụng phần tử LC Hình 2.3.9: Mơ lọc BPF tần số trung tâm 3.4 GHz sử dụng phần tử LC 28 Hình 2.3.10: Kết mơ BPF tần số trung tâm GHz sử dụng phần tử LC Hình 2.3.11: Kết mơ BPF tần số trung tâm 3.4 GHz sử dụng phần tử LC 2.3.2 Bộ lọc LPF BPF dùng đường truyền ghép - Từ số liệu tính tốn phần 2.2.2 ta thực thiết kế lọc LPF dùng đường truyền ghép 29 Hình 2.3.12: Mơ lọc LPF dùng đường truyền ghép Hình 2.3.13: Kết mơ lọc Chebyshev 3dB dùng đường dây ghép 30 Hình 2.3.14: Layout mạch dùng đường dây ghép o BPF dùng đường dây ghép Hình 2.3.15: Mơ lọc BPF dùng đường truyền ghép với tần số trung tâm 2GHz Hình 2.3.16: Kết mơ BPF 2GHz 31 Hình 2.3.17: Mơ lọc BPF dùng đường truyền ghép với tần số trung tâm 3.4GHz Hình 2.3.18: Kết mô BPF 3.4GHz 32 2.3.3 Bộ lọc LPF sử dụng Stepped-impedance - Từ số liệu tính tốn phần 2.2.3 thực mơ LPF sử dụng phuơng pháp Stepped-impedance Hình 2.3.19: Mơ LPF sử dụng phương pháp Stepped-impedance Hình 2.3.20: Layout mạch thiết kế LPF sử dụng Stepped-impedance 33 Hình 2.3.21: Kết phô mỏng LPF dùng lọc chebyshev 3dB 2.3.5 Bộ Manifold Multiplexer (Diplexer) 1:2 – Microstrip circuit Bộ Diplexer sử dụng BPF tính tốn thực phần trước với tần số trung tâm GHz 3.4 GHz Sử dụng phương pháp đường dây ghép Hình 2.3.22: Mơ Diplexer sử dụng phương pháp đường dây ghép 34 Hình 2.3.23: Kết mơ Diplexer sử dụng đường dây ghép 35 36 ... phân tích thiết kế lọc Multiplexer • Chương 2: Chi tiết phương pháp thiết kế mô mạch cho lọc Multiplexer MỤC LỤC CHƯƠNG 1: LÝ THUYẾT THIẾT KẾ BỘ LỌC THÔNG THẤP CAO TẦN 1.1 Khái quát lọc Multiplexer. .. Thiết kế LPF nguyên mẫu 1.5 Thiết kế lọc sử dụng đường dây ghép 1.6 Thiết kế lọc sử dụng Stepped-impedance CHƯƠNG 2: THIẾT KẾ, MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ 2.1 Yêu cầu thiết. .. CHƯƠNG 2: THIẾT KẾ, MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ 2.1 Yêu cầu thiết kế ✓ Bài toán thực việc thiết kế lọc thông thấp với tần số cắt 2.67GHz, tổn hao chèn 15 dB tần số 3Ghz, trở kháng lối vào R0 50