SƠ ĐỒ CHÂN CỦA CPU 8086 Trước hết ta cần biết, Intel 8086 là bộ vi xử lý 16 bít đầu tiên của Intel và là vi xử lý đầu tiên hỗ trợ tập lệnh x86. Vi xừ lý được sử dụng trong nhiều lĩnh vực khác nhau, nhất là trong các máy IBM PCXT. Các bộ vi xừ lý thuộc họ này sẽ còn được sử dụng rộng rãi trong thòi gian tới do tính kế thừa của các sản phẩm trong họ x86. Các chương trình viết cho 8086 vẫn có thể chạy trôn các hệ thống tiên tiến sau này. I. Các chân tín hiệu: Các chân mang thông tin địa chỉ: • Vi xử lí 8086 có 20 đường địa chỉ bao gồm thừ A0 đến A19 trong đó có 16 đường dây thấp từ Ao đến A15 được ghép kênh với các đường dây dữ liệu tự do đến D15 trên các chân từ AD0 đến AD15; còn 4 đường dây địa chỉ cao nhất từ A16 đến A19 cũng được ghép kênh với các tín hiệu trạng thái từ S3 đến S6 trên các chân từ A16S3 đến A19S6. Do đó tại chu kì bus địa chỉ các đường dây này được sử dụng để mang thông tin địa chỉ đưa đến bộ nhớ hoặc các cổng. Các chân mang thông tin dữ liệu: • Vi xử lí 8086 có 16 đường dây dữ liệu từ Do đến D15 được ghép kênh với 16 đường địa chỉ thấp từ Ao đến A15. Khi hoạt động ở chu kì bus dữ liệu thì các đường dây này mang thông tin về dữ liệulà dữ liệu đọc ra hay viết vào bộ nhớ hay thiết bị vào ra, hay các mã về các loại ngắt từ bộ điều khiển ngắt 8259. Các chân mang thông tin trạng thái: • 4 đường dây địa chỉ cao nhất từ A16 đến A19 của 8086 cũng được ghép kênh, nhưng nó chỉ được ghép kênh từ S3 đến S6. Các bít trạng thái này đưa ra dữ liệu cùng thời điểm được truyền tới các chân AFD0AD15. • Bít S3 và bít S4 cùng nhau tạo ra 2 bít mã nhị phân để xác định thanh ghi nào được sự dụng để tạo ra địa chỉ vật lý để đưa lên bus địa chỉ trong chu kì bus hiện tại. • Đường dây trạng thái S5 phản ánh mức logics của bit cờ cho phén ngắt bên trong (IEF). • Tín hiệu READY: có thể được cung cấp bởi thiết bị phát xung bên ngoài hoặc có thể được cung cấp bởi bộ nhớ or hệ thống vào ra để báo cho CPU ki nó sẵn sàng cho phép dữ liệu được hoàn thành có tác dụng kéo dài chu kì của đồng hồ. Các chân mang tín hiệu điều khiển: • Tín hiệu ALE (cho phép chốt địa chỉ) là một xung nâng lên mức 1 để báo cho mạch ngoài bít có một địa chỉ hợp lệ trên địa chỉ. Tín hiệu này được đưa vào điều khiển một vi mạch chốt ở bên ngoài để tách các bít từ A0 đén A15 ra khỏi địa chỉ dữ liệu từ A0A15. • Tín hiệu DEN (cho phép dữ liệu) để báo xem có dữ liệu hợp lệ trên bus ko bới mức logic 0 điều khiển vi mạch đệm trên bus dữ liệu. • Tín hiệu MIO báo cho các mạch điện bên ngoài bít bộ nhớ hoặc thiết bị ngoài đã được nối với bus. Mức 0 báo thiết bị đang được sử dụng bus mức 1 báo cho bộ nhớ đang sử dụng bus. • Tín hiệu DTR dung để báo hướng truyền dữ liệu trên bus. Khi DTR=1 trong suốt một phần dữ liệu của phần dữ liệu của bus dữ liệu thì bus dữ liệu ở chế dộ truyền Do đó dữ liệu có thể ghi vào bộ nhớ hoặc đưa ra thiết bị vàora. Ngược lại tại mức 0 chân DTR báo hiệu bus đang ở chế độ nhận. Hay là bus dữ liệu đang được đọc ra từ bộ nhớ hoặc cổng vào. • Tín hiệu BHE (cho phép băng cao) dung để báo đang truy cập băng cao hay băng thấp của bộ nhớ.BHE=0 là dang truy cập băng cao của bộ nhớ và mức 1 thì ngược lại. • Tín hiệu RD (cho biết một chu kỳ đọc và ghi đang được tiến hành) CPU chuyển xuống mức 0 để báo cho thiết bị bên ngoài rằng là ghi hợp lệ hoặc dữ liệu đưa ra đang ở trên bus. CPU chuyển RD xuống mức 0 để báo hiệu CPU đang đọc dừ liệu từ bộ nhớ hoặc nhận dữ liệu từ cổng vào ra. Các chân phục vụ DMA: • Giao diện truy cập bộ nhớ trực tiếp của 8086 ở chế độ MIN bao gồm hai tín hiệu HOLD và HLAD.Khi một thiết bị ngoài muốn giành quyền điều khiển bus hệ thống để thực hiện truy cập trực tiếp, nó báo yêu cầu này cho CPU bằng cách chuyển HOLD lên mức logic 1. Các chân tín hiệu ngắt: • Tín hiệu INTR là một đầu vào của vi xử lí 8086 và có thể được sử dụng bởi một thiết bị ngoài để báo rằng nó đang cần được phục vụ. • Tín hiệu TEST cũng có quan hệ với giao diện ngắt bên ngoài nếu TEST có mức logic 1 thì CPU treo hoạt động của mình và nó chuyển đến trạng thái nghỉ. • Đầu vào ngắt không che được NMI (Non Maskable Interrupt) khi mức trên logic trên NMI chuyển từ 0 lên 1, điều khiển được chuyển đến chương trình con phục vụ ngắt không che được tại thời điểm hoàn thành sự thực hiện của lệnh đang chạy. • Đầu vào RESET được sử dụng để thiết lập lại phần cứng cho CPU, chuyển RESET xuống mức logic 0 dùng để khởi tạo các thanh ghi nội của vi xử lí và khởi tạo chương trình con phục vụ thiết lập hệ thống. II. Sơ đồ khối: Sơ đồ khối của CPU 8086 Trong sơ đồ khối, vi xử lý 8086 có hai khối chính BIU và EU. Về chi tiết, vi xử lý này bao gồm các đơn vị điều khiển, số học và lôgíc, hàng đợi lệnh và tập các thanh ghi CPU 8086 có 2 khối chính: khối phối ghép buýt BIU (Bus Interface Unit) và khối thực hiện lệnh EU (Execution Unit). Việc chia CPU ra thành 2 phần làm việc đồng thời có liên hệ với nhau qua đệm lệnh làm tăng đáng kể tốc độ xử lý của CPU. Các buýt bên trong CPU có nhiệm vụ chuyển tải tín hiệu giữa các khối. Trong số các buýt đó có buýt dữ liệu 16 bít của ALU, buýt các tín hiệu điều khiển ở EU và buýt trong của hệ thống ở BIU. Trước khi đi ra buýt ngoài hoặc đi vào buýt trong của bộ vi xử lý, các tín hiệu truyền trên buýt thường được cho đi qua các bộ đệm để nâng cao tính tương thích cho nối ghép hoặc nâng cao phối ghép. BIU đưa ra địa chỉ, đọc mã lệnh từ bộ nhớ, đọcghi dữ liệu từ vào cổng hoặc bộ nhớ. Nói cách khác BIU chịu trách nhiệm đưa địa chỉ ra buýt và trao đổi dữ liệu với buýt. EU bao gồm một đơn vị điều khiển, khối này có mạch giải mã lệnh. Mã lệnh đọc vào từ bộ nhớ được đưa đến đầu vào của bộ giải mã, các thông tin thu được từ đầu ra của nó sẽ được đưa đến mạch tạo xung điều khiển, kết quả là ta thu được các dãy xung khác nhau trên kênh điều khiển (tuỳ theo mã lệnh) để điều khiển hoạt động của các bộ phận bên trong và bên ngoài CPU. Ngoài ra, EU còn có khối số học và lôgic (Arithmetic and Logic Unit ALU) dùng để thực hiện các thao tác khác nhau với các toán hạng của lệnh. Tóm lại, khi CPU hoạt động EU sẽ cung cấp thông tin về địa chỉ cho BIU để khối này đọc lệnh và dữ liệu, còn bản thân nó thì đọc lệnh và giải mã lệnh. Trong BIU còn có một bộ nhớ đệm lệnh với dung lượng 6 byte dùng để chứa các mã lệnh để chờ EU xử lý (bộ đệm lệnh này còn được gọi là hàng đợi lệnh). III. Các thanh ghi và chức năng 1. Các thanh ghi đoạn (Segment Registers): − Thanh ghi đoạn mã CS (CodeSegment), − Thanh ghi đoạn dữ liệu DS (Data sement). − Thanh ghi đoạn ngăn xếp SS (Stack segment) − Thanh ghi đoạn dữ liệu phụ ES (Extra segment) 2. Các thanh ghi đa năng: − AX (accumulator): thanh chứa. Các kết qủa của các thao tác thường được chứa ở đây (kết quả của phép nhân, chia). Nếu kết quả là 8 bít thì thanh ghi AL được coi là thanh ghi tích luỹ. − BX (base): thanh ghi cơ sở thường chứa địa chỉ cơ sở của một bảng dùng trong lệnh XLAT. − CX (count): bộ đếm. CX thường được dùng để chứa số lần lặp trong trường hợp các lệnh LOOP (lặp), còn CL thường cho ta số lần dịch hoặc quay trong các lệnh dịch hoặc quay thanh ghi. − DX (data): thanh ghi dữ liệu DX cùng BX tham gia các thao tác của phép nhân hoặc chia các số 16 bít. DX thường dùng để chứa địa chỉ của các cổng trong các lệnh vào ra dữ liệu trực tiếp. 3. Các thanh ghi con trỏ và chỉ số: − IP: con trỏ lệnh (Instruction Pointer). IP luôn trỏ vào lệnh tiếp theo sẽ được thực hiện nằm trong đoạn mã CS. Địa chỉ đầy đủ của lệnh tiếp theo này ứng với CS: IP và được xác định theo cách đã nói ở trên. − BP: con trỏ cơ sở (Base Pointer). BP luôn trỏ vào một dữ liệu nằm trong đoạn ngăn xếp SS. Địa chỉ đầy đủ của một phần tử trong đoạn ngăn xếp ứng với SS: BP và được xác định theo cách đã nói ở trên. − SP: con trỏ ngăn xếp (Stack Pointer). SP luôn trỏ vào đỉnh hiện thời của ngăn xếp nằm trong đoạn ngăn xếp SS. Địa chỉ đỉnh ngăn xếp ứng với SS: SP và được xác định theo cách đã nói ở trên. − SI: chỉ số gốc hay nguồn (Source Index). SI chỉ vào dữ liệu trong đoạn dữ liệu DS mà địa chỉ cụ thể đầy đủ ứng với DS:SI và được xác định theo cách đã nói ở trên. − DI: chỉ số đích (Destination Index). DI chỉ vào dữ liệu trong đoạn dữ liệu DS mà địa chỉ cụ thể đầy đủ ứng với DS: DI và được xác định theo cách đã nói ở trên. − Riêng trong các lệnh thao tác với dữ liệu kiểu chuỗi thì cặp ES: DI luôn ứng với địa chỉ của phần tử thuộc chuỗi đích còn cặp DS:SI ứng với địa chỉ của phần tử thuộc chuỗi gốc. 4. Thanh ghi cờ FR (Flag Register): Đây là thanh ghi khá đặc biệt trong CPU, mỗi bít của nó được dùng để phản ánh một trạng thái nhất định của kết quả phép toán do ALU thực hiện hoặc một trạng thái hoạt động của EU. Dựa vào các cờ này người lập trình có thể có các lệnh thích hợp tiếp theo cho bộ vi xử lý (các lệnh nhảy có điều kiện). Thanh ghi cờ gồm 16 bít nhưng người ta chỉ dùng hết 9 bít của nó để làm các bít cờ như hình vẽ dưới đây:
Bài tập lớn KIẾN TRÚC MÁY TÍNH Đề tài: Nghiên cứu tìm hiểu CPU 8086 Intel nguyên lý làm việc thơng qua chân tín hiệu Giảng viên: Nguyễn Thanh Hải Nhóm thực hiện: Nhóm MỤC LỤC Lời nói đầu…………………… Sơ đồ chân tín hiệu CPU 8086…………………………………… Các chân kí hiệu chức ………………………………… ……5 Sơ đồ khối.………………………………………………… …………7 Các ghi chức năng…………………………………………….8 Chế độ MIN……………………………………………………………11 Chế độ MAX………………………………………………………… 12 Tài liệu tham khảo…………………………………………………… 14 Lời nói đầu Bài làm chúng em cịn sai sót nhiều nên mong thầy bạn giúp đỡ em tập Cảm ơn thầy cô bạn Giới thiệu qua CPU intel 8086 Chúng ta sâu tìm hiểu vi xử lý cụ thể điển hình: vi xử lý 8086 Intel Đây vi xử lý tiếng thời hãng Intel sử dụng nhiều lĩnh vực khác Các chương trình viết cho 8086 chạy trên hệ tiên tiến sau Các họ vi xử lý hãng có khác xét cho có nhiều điểm chủ yếu giống nhau, nắm vững vấn đề kỹ thuật 8086 ta có sở để nắm bắt vi xử lý khác củng họ Intel họ khác Về góc độ sư phạm thi vi xử lý khả đơn giản việc hiểu tương đối đơn giản cho người bắt đầu nhập vào lĩnh vực Và để làm rõ đề tài “Tìm hiểu nguyên lý hoạt động CPU 8086 thơng qua chân tín hiệu” vào phần trình bày sơ đổ chân, chức chân tín hiệu Sơ đồ khối, chức khối đặc điểm chức ghi để thấy nguyên lý làm việc vi xử lý 8086 SƠ ĐỒ CHÂN CỦA CPU 8086 Trước hết ta cần biết, Intel 8086 vi xử lý 16 bít Intel vi xử lý hỗ trợ tập lệnh x86 Vi xừ lý sử dụng nhiều lĩnh vực khác nhau, máy IBM PC/XT Các vi xừ lý thuộc họ sử dụng rộng rãi thịi gian tới tính kế thừa sản phẩm họ x86 Các chương trình viết cho 8086 chạy trơn hệ thống tiên tiến sau I Các chân tín hiệu: - Các chân mang thơng tin địa chỉ: • Vi xử lí 8086 có 20 đường địa bao gồm thừ A0 đến A19 có 16 đường dây thấp từ Ao đến A15 ghép kênh với đường dây liệu tự đến D15 chân từ AD0 đến AD15; đường dây địa cao từ A16 đến A19 ghép kênh với tín hiệu trạng thái từ S3 đến S6 chân từ A16/S3 đến A19/S6 Do chu kì bus địa đường dây sử dụng để mang thông tin địa đưa đến nhớ cổng - Các chân mang thông tin liệu: • Vi xử lí 8086 có 16 đường dây liệu từ Do đến D15 ghép kênh với 16 đường địa thấp từ Ao đến A15 Khi hoạt động chu kì bus liệu đường dây mang thơng tin liệu-là liệu đọc hay viết vào nhớ hay thiết bị vào ra, hay mã loại ngắt từ điều khiển ngắt 8259 - Các chân mang thơng tin trạng thái: • đường dây địa cao từ A16 đến A19 8086 ghép kênh, ghép kênh từ S3 đến S6 Các bít trạng thái đưa liệu thời điểm truyền tới chân AFD0-AD15 • Bít S3 bít S4 tạo bít mã nhị phân để xác định ghi dụng để tạo địa vật lý để đưa lên bus địa chu kì bus • Đường dây trạng thái S5 phản ánh mức logics bit cờ cho phén ngắt bên (IEF) • Tín hiệu READY: cung cấp thiết bị phát xung bên cung cấp nhớ or hệ thống vào để báo cho CPU ki sẵn sàng cho phép liệu hồn thành có tác dụng kéo dài chu kì đồng hồ - Các chân mang tín hiệu điều khiển: • Tín hiệu ALE (cho phép chốt địa chỉ) xung nâng lên mức để báo cho mạch ngồi bít có địa hợp lệ địa Tín hiệu đưa vào điều khiển vi mạch chốt bên ngồi để tách bít từ A0 đén A15 khỏi địa liệu từ A0-A15 • Tín hiệu DEN (cho phép liệu) để báo xem có liệu hợp lệ bus ko bới mức logic điều khiển vi mạch đệm bus liệu • Tín hiệu M/IO báo cho mạch điện bên ngồi bít nhớ thiết bị ngồi nối với bus Mức báo thiết bị sử dụng bus mức báo cho nhớ sử dụng bus • Tín hiệu DT/R dung để báo hướng truyền liệu bus Khi DT/R=1 suốt phần liệu phần liệu bus liệu bus liệu chế dộ truyền Do liệu ghi vào nhớ đưa thiết bị vào/ra Ngược lại mức chân DT/R báo hiệu bus chế độ nhận Hay bus liệu đọc từ nhớ cổng vào • Tín hiệu BHE (cho phép băng cao) dung để báo truy cập băng cao hay băng thấp nhớ.BHE=0 dang truy cập băng cao nhớ mức ngược lại • Tín hiệu RD (cho biết chu kỳ đọc ghi tiến hành) CPU chuyển xuống mức để báo cho thiết bị bên ghi hợp lệ liệu đưa bus CPU chuyển RD xuống mức để báo hiệu CPU đọc dừ liệu từ nhớ nhận liệu từ cổng vào - Các chân phục vụ DMA: • Giao diện truy cập nhớ trực tiếp 8086 chế độ MIN bao gồm hai tín hiệu HOLD HLAD.Khi thiết bị muốn giành quyền điều khiển bus hệ thống để thực truy cập trực tiếp, báo yêu cầu cho CPU cách chuyển HOLD lên mức logic - Các chân tín hiệu ngắt: • Tín hiệu INTR đầu vào vi xử lí 8086 sử dụng thiết bị ngồi để báo cần phục vụ • Tín hiệu TEST có quan hệ với giao diện ngắt bên ngồi TEST có mức logic CPU treo hoạt động chuyển đến trạng thái nghỉ • Đầu vào ngắt không che NMI (Non Maskable Interrupt) mức logic NMI chuyển từ lên 1, điều khiển chuyển đến chương trình phục vụ ngắt khơng che thời điểm hồn thành thực lệnh chạy • Đầu vào RESET sử dụng để thiết lập lại phần cứng cho CPU, chuyển RESET xuống mức logic dùng để khởi tạo ghi nội vi xử lí khởi tạo chương trình phục vụ thiết lập hệ thống II Sơ đồ khối: Sơ đồ khối CPU 8086 Trong sơ đồ khối, vi xử lý 8086 có hai khối BIU EU Về chi tiết, vi xử lý bao gồm đơn vị điều khiển, số học lơ-gíc, hàng đợi lệnh tập ghi CPU 8086 có khối chính: khối phối ghép buýt BIU (Bus Interface Unit) khối thực lệnh EU (Execution Unit) Việc chia CPU thành phần làm việc đồng thời có liên hệ với qua đệm lệnh làm tăng đáng kể tốc độ xử lý CPU Các buýt bên CPU có nhiệm vụ chuyển tải tín hiệu khối Trong số bt có bt liệu 16 bít ALU, buýt tín hiệu điều khiển EU buýt hệ thống BIU Trước buýt vào buýt vi xử lý, tín hiệu truyền buýt thường cho qua đệm để nâng cao tính tương thích cho nối ghép nâng cao phối ghép BIU đưa địa chỉ, đọc mã lệnh từ nhớ, đọc/ghi liệu từ vào cổng nhớ Nói cách khác BIU chịu trách nhiệm đưa địa buýt trao đổi liệu với buýt EU bao gồm đơn vị điều khiển, khối có mạch giải mã lệnh Mã lệnh đọc vào từ nhớ đưa đến đầu vào giải mã, thơng tin thu từ đầu đưa đến mạch tạo xung điều khiển, kết ta thu dãy xung khác kênh điều khiển (tuỳ theo mã lệnh) để điều khiển hoạt động phận bên bên ngồi CPU Ngồi ra, EU cịn có khối số học lôgic (Arithmetic and Logic Unit ALU) dùng để thực thao tác khác với toán hạng lệnh Tóm lại, CPU hoạt động EU cung cấp thông tin địa cho BIU để khối đọc lệnh liệu, thân đọc lệnh giải mã lệnh Trong BIU cịn có nhớ đệm lệnh với dung lượng byte dùng để chứa mã lệnh để chờ EU xử lý (bộ đệm lệnh gọi hàng đợi lệnh) III Các ghi chức Các ghi đoạn (Segment Registers): − Thanh ghi đoạn mã CS (Code-Segment), − Thanh ghi đoạn liệu DS (Data sement) − Thanh ghi đoạn ngăn xếp SS (Stack segment) − Thanh ghi đoạn liệu phụ ES (Extra segment) Các ghi đa năng: − AX (accumulator): chứa Các kết qủa thao tác thường chứa (kết phép nhân, chia) Nếu kết bít ghi AL coi ghi tích luỹ − BX (base): ghi sở thường chứa địa sở bảng dùng lệnh XLAT − CX (count): đếm CX thường dùng để chứa số lần lặp trường hợp lệnh LOOP (lặp), CL thường cho ta số lần dịch quay lệnh dịch quay ghi − DX (data): ghi liệu DX BX tham gia thao tác phép nhân chia số 16 bít DX thường dùng để chứa địa cổng lệnh vào/ liệu trực tiếp Các ghi trỏ số: − IP: trỏ lệnh (Instruction Pointer) IP trỏ vào lệnh thực nằm đoạn mã CS Địa đầy đủ lệnh ứng với CS: IP xác định theo cách nói − BP: trỏ sở (Base Pointer) BP trỏ vào liệu nằm đoạn ngăn xếp SS Địa đầy đủ phần tử đoạn ngăn xếp ứng với SS: BP xác định theo cách nói − SP: trỏ ngăn xếp (Stack Pointer) SP trỏ vào đỉnh thời ngăn xếp nằm đoạn ngăn xếp SS Địa đỉnh ngăn xếp ứng với SS: SP xác định theo cách nói − SI: số gốc hay nguồn (Source Index) SI vào liệu đoạn liệu DS mà địa cụ thể đầy đủ ứng với DS:SI xác định theo cách nói − DI: số đích (Destination Index) DI vào liệu đoạn liệu DS mà địa cụ thể đầy đủ ứng với DS: DI xác định theo cách nói − Riêng lệnh thao tác với liệu kiểu chuỗi cặp ES: DI ứng với địa phần tử thuộc chuỗi đích cịn cặp DS:SI ứng với địa phần tử thuộc chuỗi gốc Thanh ghi cờ FR (Flag Register): Đây ghi đặc biệt CPU, bít dùng để phản ánh trạng thái định kết phép toán ALU thực trạng thái hoạt động EU Dựa vào cờ người lập trình có lệnh thích hợp cho vi xử lý (các lệnh nhảy có điều kiện) Thanh ghi cờ gồm 16 bít người ta dùng hết bít để làm bít cờ hình vẽ đây: Thanh Ghi Cờ − U không sử dụng − C CF (Carry Flag): cờ nhớ CF = có nhớ muợn từ bít có nghĩa lớn MSB (Most Significant Bit) − P PF (Parity Flag): cờ parity PF phản ánh tính chẵn lẻ tổng số bít có kết Cờ PF =1 tổng số bít kết chẵn (even parity) − A AF (Auxiliary Carry Flag): cờ nhớ phụ có ý nghĩa ta làm việc với số BCD (Binary Coded Decimal) AF = có nhớ muợn từ số BCD thấp (4 bít thấp) sang số BCD cao (4 bít cao) − Z ZF (Zero Flag): cờ rỗng ZF =1 kết = − S SF (sign flag): cờ dấu SF = kết âm − O OF (Overflow Flag): cò tràn OF = kết số bù vượt qua giới hạn biểu diễn dành cho Trên bít cờ trạng thái phản ánh trạng thái khác kết sau thao tác đó, bít cờ đầu thuộc byte thấp cờ cờ giống vi xử lý bít 8085 Intel Chúng lặp xố tuỳ theo điều kiện cụ thể sau thao tác ALU Ngoài ra, vi xử lý 8086/8088 cịn có cờ điều khiển sau (các cờ lập xoá lệnh riêng): − T TF (Trap Flag): cờ bẫy TF = CPU làm việc chế độ chạy lệnh (chế độ dùng cần tìm lỗi chương trình) − I IF (Interrupt Enable Flag): cờ cho phép ngắt IF = CPU cho phép yêu cầu ngắt (che được) tác động − D DF (Direction Flag): cờ hướng DF = CPU làm việc với chuỗi ký tự theo thứ tự từ phải sang trái (vì D cờ lùi) IV Chế độ MIN: Chế độ MIN: Chân MN/MX nối thẳng vào +5V mà không qua điện trở Trong chế độ MIN tất tín hiệu điều khiển liên quan đến thiết bị ngoại vi truyền thống nhớ có sẵn 8086, việc phối ghép với thiết bị dễ dàng tận dụng phối ghép ngoại vi có sẵn nên giảm giá thành hệ thống - IO/M [O]: Tín hiệu phân biệt thời điểm định phần tử thiết bị vào/ra (IO) nhớ (M) chọn làm việc với CPU Trên bus địa lúc có địa tương ứng thiết bị Chân trạng thái trở kháng cao xP chấp nhận treo - WR [O]: Xung cho phép ghi Khi CPU đưa WR=0 bus liệu liệu ổn định chúng ghi vào nhớ thiết bị ngoại vi thời điểm đột biến WR=1 Chân trạng thái trở kháng cao xP chấp nhận treo - ALE [O]: Xung cho phép chốt địa Khi ALE=1 có nghĩa bus dồn kênh AD có địa thiết bị vào/ra hay ô nhớ ALE không trạng thái trở kháng cao, CPU bị treo ALF=0, - DT/R [O]: Tín hiệu điều khiển đệm hai chiều bus liệu để chọn chiều chuyển bus D Chân trạng thái trở kháng cao xP chấp nhận treo - DEN [O]: Tín hiệu báo cho bên biết lúc bus dồn kênh AD có liệu ổn định Chân trạng thái trở kháng cao xP chấp nhận treo - HOLD [I]: Tín hiệu yêu cầu treo CPU để mạch thực việc trao đổi liệu với nhớ cách thâm nhập trực tiếp (Direct Memory Access, DMA) Khi HOLD=1, CPU tự tách khỏi hệ thống cách treo bus A, bus D, bus C (các bus trạng thái trở kháng cao) để điều khiển DMA (DMA Controller, DMAC) lấy quyền điều khiển hệ thống để làm công việc trao đổi liệu - HLDA [O]: Báo tín hiệu cho bên ngồi biết u cầu treo CPU để dùng bus chấp nhận CPU 8086 treo bus A, bus D số tín hiệu bus C - SS0 [O]: Tín hiệu trạng thái Tín hiệu giống 50 chế độ MAX dùng kết hợp với IO/M, DT/R để giải mã chu kỳ hoạt động bus III Chế độ MAX: Chân MN/MX nối đất Trong chế độ số tín hiệu điều khiển cần thiết tạo sở tín hiệu trạng thái nhờ dùng thêm bên mạch điều khiển bus 8288 Chế độ MAX sử dụng hệ thống có mặt đồng xử lý toán học 8087 - S2, S1, S0 [O]: Các chân trạng thái dùng chế độ MAX để ghép nối với mạch điều khiển bus 8288 (xem phần điều khiển bus chế độ MAX) Các tín hiệu 8288 dùng để tạo tín hiệu điều khiển chu kỳ hoạt động bus - RQ/GT0 RQ/RT1 [I/O]: Các tín hiệu yêu cầu dùng bus vi xử lý khác thông báo chấp nhận treo CPU đề cho phép vi xử lý khác dùng bus RQ/GT0 có mức ưu tiên cao RQ/RT1 - LOCK [O]: Tín hiệu CPU đưa để cấm vi xử lý khác dùng bus thi hành lệnh đặt sau lệnh LOCK (xem phần tập lệnh vi xử lý 8086) - QSO QS1 [O]: Tín hiệu thơng báo trạng thái khác đệm lệnh (hàng đợi) Tài liệu tham khảo: 1.http://mientayvn.com/Bo_suu_tap_ky_thuat_cong_nghe/Giao_trinh_b ai_giang_vi_xu_ly/Giao_trinh_bai_giang_vi_xu_ly.pdf 2.https://123docz.net/document/3988283-de-tai-4-nghien-cuu-tim-hieuve-cpu-8086-cua-intel-va-nguyen-ly-lam-viec-thong-qua-cac-chan-tinhieu.htm ... 1. http://mientayvn.com/Bo_suu_tap_ky_thuat_cong_nghe/Giao_trinh_b ai_giang_vi_xu_ly/Giao_trinh_bai_giang_vi_xu_ly.pdf 2.https:/ /12 3docz.net/document/3988283-de-tai-4-nghien-cuu-tim-hieuve -cpu- 8086- cua -intel- va-nguyen-ly-lam-viec-thong -qua- cac-chan-tinhieu.htm... làm rõ đề tài ? ?Tìm hiểu nguyên lý hoạt động CPU 8086 thơng qua chân tín hiệu” vào phần trình bày sơ đổ chân, chức chân tín hiệu Sơ đồ khối, chức khối đặc điểm chức ghi để thấy nguyên lý làm việc. .. xử lý 8086 SƠ ĐỒ CHÂN CỦA CPU 8086 Trước hết ta cần biết, Intel 8086 vi xử lý 16 bít Intel vi xử lý hỗ trợ tập lệnh x86 Vi xừ lý sử dụng nhiều lĩnh vực khác nhau, máy IBM PC/XT Các vi xừ lý thuộc