Tài liệu Thiết kế và thi công mạch cảnh báo tốc độ và tính cước taxi Nguồn, chương 7 pptx

Chương 7: KHẢO SÁT BỘ XUẤT NHẬP SONG SONG (VI MẠCH PPI 8255) 1-Giới thiệu Một hệ thống xử lý muốn đưa liệu điều khiển thiết bị bên muốn nhập liệu từ vào để xử lý trao đổi trực tiếp mà phải thông qua khâu trung gian giao tiếp ngoại vi hay gọi cảng xuất nhập (I/O port) Nhờ có giao tiếp liệu truyền để điều khiển nhận vào để xử lý mở rộng phạm vi ứng dụng nhiều lónh vực, đặc biệt tự động hoá Một vài hãng sản xuất vi xử lý chế tạo sẵn thiết bị LSI làm cho việc thiết kế giao tiếp song song dễ dàng Một thiết bị giao tiếp song song điển hình mạch giao tiếp 8255 hãng Intel 2-Cấu tạo vi mạch 8255 a- 8255 giao tiếp ngoại vi song song lập trình (PPI) 8255 linh kiện xuất nhập song song lập trình dùng để giao tiếp với thiết bị ngoại vi tới Bus hệ thống Nó lập trình để truyền liệu điều kiện khác nhau, từ vấn đề vào I/O đơn giản ngắt vào I/O, linh hoạt, đa kinh tế ( Khi nhiều cảng vào yêu cầu sử dụng) phức tạp 8255 linh kiện xuất nhập đa năng, sử dụng hầu hết với vi xử lý Sử dụng mạch 8255 để giao tiếp làm công việc thiết kế ghép nối vi xử lý với thiết bị ngoại vi đơn giản nhiều, độ mềm dẻo thiết kế tăng lên linh phụ kiện giảm b-Các cấu trúc PPI 8255: 8255 hoạt động với ba trạng thái (Mode) khác Chúng dùng chương trình để chọn ba trạng thái Ba trạng thái hoạt động gọi trạng thái 0, trạng thái 1, trạng thái Chức trạng thái được mô tả hình sau: C B PB7-PB0 A PC3-PC0 C PC7-PC4 B PA7-PA0 A I/O PB7-PB0 CONTROL CONTROL OR I/O OR I/O PA7-PA0 C B A BI-DIRECTIONAL PB7-PB0 I/O CONTROL ADDRESS BUS CONTROL BUS PA7-PA0  Traïng thái 0: Ở trạng thái dùng toàn 24bit (8bit x cảng) cảng A, B, C để nhập hay xuất liệu Khi sử dụng cảng này, cảng A, B dùng bit chúng để nhập hay xuất liệu 8bit cảng C chia thành phần: bis cao bis thấp  Trạng thái 1: Trạng thái chia thành nhóm : Nhóm A (chủ yếu cảng A) nhóm B (chủ yếu cảng B) Đối với nhóm dùng bit cảng C điều khiển  Trạng thái 2: Nhóm A dùng tuyến chiều dùng bit cảng C điều khiển Còn lại 3bit cảng C bit cảng B dùng theo trạng thái trạng thái 3-Sơ đồ chân 8255: PA3 PA2 PA1 PAO RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PBO PB1 PB2 10 11 12 13 14 15 16 17 18 19 20 8255 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 PA4 PA5 PA6 PA7 WR RESET DO D1 D2 D3 D4 D5 D6 D7 Vcc PB7 PB6 PB5 PB4 PB3 Hình II-2: Sơ đồ chân 8255 Bộ ghép nối song song điều khiển theo chương trình 8255 gồm có:  Thanh ghi điều khiển: Đây ghi 8bis nội dung ghi điều khiển gọi từ điều khiển Từ điều khiển dùng để xác định chức vào/ra cho cảng (khở tạo cảng) ghi thâm nhập để ghi từ điều khiển địa Ao A1 mức logic Cần ý thâm nhập vào ghi để đọc liệu  Thanh ghi trạng thái : Cảng vào 8bit A, B, C bit cảng C sử dụng bit riêng (ở chế độ cài đặt bit nhóm thành nhóm độc lập chương trình: bit cao (PC4…PC7) thuộc nhóm A bis thấp (Pc0…PC3) thuộc nhóm B Bộ đếm bus liệu làm nhiệm vụ giao tiếp bus liệu với ghi điều khiển, ghi trạng thái cảng vào/ra, 8255 có đường điều khiển sau: - RD (read): Tín hiệu cho phép hoạt động đọc liệu đường liệu xuống mức thấp, CPU đọc liệu từ cảng đầu 8255 - WR (write): Tín hiệu cho phép hoạt động ghi liệu Khi đường liệu xuống mức thấp, CPU xuất cảng vào chọn ghi điều khiển 8255 - Reset: Đường tín hiệu hoạt động tích cực mức cao Khi chân mức cao, nội dung ghi điều khiển xóa đặt tất cảng kiểu vào - CS, A0, A1: Đây tín hiệu chọn, CS nối với giải mã địa chỉ; A0 A1 nối đến đường A0 A1 CPU, CS tín hiệu cho phép 8255 hoạt động việc xác định địa cho 8255 dựa vào chân tính hiệu này, tín hiệu A0 A1 dùng để chọn cảng ghi điều khiển - Tóm lại việc chọn cảng định địa cho 8255 tóm tắt sau: Trạng thái A1 A0 RD WR CS Mô tả chuyển đổi Đọc 0 0 1 Ghi Không hoạt động 0 1 0 1 1 1 0 0 0 0 0 x x x x x x 1 0 x: không quan tâm Cảng A=> Bus liệu Cảng B=> Bus liệu Cảng C=> Bus liệu Bus liệu=> Cảng A Bus liệu=> Cảng B Bus liệu=> Cảng C Bus liệu=> Thanh ghi điều khiển D7=1 Bus liệu trạng thái trở kháng cao Điều kiện không chấp nhận Bus liệu trạng thái trở kháng cao Bảng II.1 Bảng trạng thái 8255 c-Các chế độ làm việc 8255 Vi mạch tiếp song song lập trình 8255 có chế độ làm việc khác - Chế độ cài đặt xóa bit(BSR: Bit Set/Reset) - Chế độ vào/ra (I/O mode) 8255 làm việc chế độ phụ thuộc vào giá trị bit D7 ghi điều khiển: Trong chế độ I/O, việc xác định chế độ 0, cho nhóm B chế độ 0,1,2 cho nhóm A phụ thuộc giá trị bit D2, D5, D6 ghi điều khiển Tóm lại, với 8255 việc chọn chế độ hay chế độ phụ thuộc vào người lập trình cho Với cách chọn chế độ làm việc xác, vi mạch 8255 đáp ứng yêu cầu ghép nối tinh vi Mặt khác, biết tận dụng đặc tính chế độ người thiết kế đạt kết qủa hữu hiệu Sau miêu tả chi tiết đặc điểm chế độ làm việc: a- Chế độ BSR: Chế độ BSR liên quan đến bit cảng C Các bit cài đặt xoá độc lập với cách ghi từ điều khiển thích hợp vào ghi điều khiển Như phần trình bày trên, D7=0 có nhận biết từ điều khiển BSR không làm thay đổi từ điều khiển ghi vào trước với D7=1 Vì hoạt động cảng A B không bị ảnh hưởng từ điều khiển BSR Ở chế độ BSR, bit riêng lẽ cảng C sử dụng với ứng dụng công tắc đóng mở Nhờ tính chất này, chế độ 2, dùng bit cảng C để làm tín hiệu điều khiển ngắt Bộ 8255 cho khả lớn để lựa chọn thực ghép nối vào/ra có ngắt Điều làm đơn giản thiết kế phần cứng Từ điều khiển viết vào ghi điều khiển đặt xoá bit thời điểm nhu bảng II.2 Chọn bit Bit 000 Bit 001 Bit 010 Bit 011 Bit 100 Bit 101 Bit 110 Bit 111 Baûng II.2 : Từ điều khiển lập / xoá bit 8255 b- Chế độ I/O Hình II.3 mô tả cấu trúc từ điều khiển vào /  Nếu bit D7=0, 8255 làm việc chế độ cài đặt xoá bit  Nếu bit D7=1, 8255 làm việc chế độ vào/ Trong chế độ này, ghép nối 8255 chia làm chế độ bản:  Chế độ (mode 0): Một cảng có chức cảng vào/ra đơn giản  Chế độ 1(mode 1): Gọi chế độ vào / chốt Khi nhóm chế độ cảng bit (hoặc cảng A cảng B) dùng nhập xuất chân cảng C đïc dùng cho tín hiệu bắt tay  Chế độ (mode 2) Chế độ áp dụng cho nhóm A gọi chế độ nhập xuất Bus hai chiều Ở chế độ cảng A cài đặt để truyền liệu hai chiều cách sử dụng chân chân cảng C làm tín hiệu bắt tay - Khi gõ vào Reset mức logic 1, 8255 bị Reset tất cảng đặt chế độ nhập(cả 24 đường port trạng thái tổng trở cao) Sau Reset 8255 chờ nhận từ điều khiển để khởi động(các cảng trì chế độ nhập) - Trong trình thi hành chương trình hệ thống mode hoạt động chọn lệnh đơn giản nên 8255 phục vụ nhiều loại ngoại vi khác chương trình đơn giản - Dù mode cảng A B định nghóa riêng lẻ cảnng c chia làm hai phần (một nũa cao thấp) theo yêu cầu mode cảng A B - Tất ghi xuất bao gồm flip-flop trạng thái Reset thay đổi mode thời điểm Mỗi nhóm xác định mode hoạt động khác - Khả nhập/xoá (set/reset) bit Mỗi bit cảng C set/reset riêng lẻ lệnh Out Điều cho phép khả sử dụng cảng C để điều khiển thông tin trạng thái cảng A B - Điều khiển ngắt (Interrupt) Khi 8255 hoạt động mode hay mode 2, tín hiệu điều khiển có khả yêu cầu ngắt CPU Các tín hiệu yêu cầu ngắt phát sinh từ cảng C Người lập trình cho phép hay cấm ngoại vi ngắt CPU mà khônng ảnh hưởng đến ngoại khác cấu trúc ngắt Flip-flop INTE 8255 kết hợp với khả set/reset bit cảng C thực nhiệm vụ Bit set-INTE set : cho phép ngắt Bit reset-INTE reset: cấm ngắt Tất flip-flop che(mask flip-flop) reset trình chọn mode reset 8255  Hoạt động chế độ (Modes)  Chế độ 0(mode 0) : Chế độ xuất nhập cảng A,B C cảng xuất nhập, tín hiệu bắt tay liệu đơn đựơc ghi vào đọc từ 8255 (đối với cảng riêng lẻ) cảng C hoạt động hai cảng bit Khi reset tất cảng vào Đặc điểm chế độ là: - Dữ liệu chốt - Dữ liệu vào không chốt - Các cảng khả bắt tay ngắt - Có 16 khả xuất nhập mode (căn vào bit D0, D3, DZ4 từ điều khiển) TỪ ĐIỀU KHIỂN D7 D6 D5 D4 D3 D2 D1 D0 NHOÙM B Cảng C:PC3 PC0 1: VÀo 0: Ra Cảng B 1: VÀo 0: Ra Chọn chế độ 0:Chế độ 1:Chọn chế độ NHÓM A Cảng C:PC4 PC7 1: VÀo 0: Ra Cảng A 1: VÀo 0: Ra Chọn chế độ 00:Chế độ 01: Chế độ 1x : Chế độ D7=0: Chọn chế độ I/O  HÌNH II.3 :từ điều khiển 8255  Chế độ (mode 1): Xuất nhập có điều khiển: Hai cảng A B có chức cảng vào 8bis chúng cấu hình cảng vào cảng xuất nhập liệu chốt Hay nửa cảng c sử dụng đề điều khiển thông tin trạng thái cho cảng A cảng B Nửa cao sử dụng cho cảng A (nhóm A), nửa thấp sử dụng cho cảng B (nhóm B) Như nhóm gồm cảng 8bis bis cảng C  Chế độ với cảng A (hoặc B): Khởi tạo vào : Trong chế độ này, cảng A sử dụng đường tín hiệu cao PC3, PC4 PC5 Cảng B sử dụng đường tín hiệu thấp lại cảng C PC0 , PC1 PC2 Các chức tín hiệu sau: STB (Strobe Input) : Tín hiệu hoạt động mức thấp, tạo thiết bị ngoại vi để thông báo cho 8255 biết byte số liệu nhập sẵn sàng 8255 đáp lại tín hiệu STB cách tạo tín hiệu IBF, INTR - IBF : (Input Buffer Full) tín hiệu báo nhận 8255 để thị ngõ vào chốt 1byte liệu Tín hiệu bị Reset CPU đọc liệu - INTR (Interrput request) : Đây tín hiệu sử dụng để ngắt CPU, tín hiệu tạo STB = 1, IBF INTE = 1, tín hiệu INTE bị xóa cạnh sau tín hiệu RD - INTE (Interrput Enable) : Đây Flip-flop bên sử dụng phép không cho phép việc tạo tín hiệu INTR (tức cho phép không cho phép yêu cầu này) Hai Flip – flop INTEA INTEB set /reset cách sử dụng chế độ BSR, cụ thể Flip-flop INTEA điều khiển PC4 INTEB điều khiển PC2 Tóm lại : Quá trình Cpu đọc liệu từ bên vào chế độ sau: Thiết bị vào bis số liệu đến A0… A7 (hoặc B0 B7) phát sinh xung STR với mức tích cực thấp để nạp liệu vào mạch chốt Như làm tín hiệu IBF có mức logic mềm Bộ vi xử lý đọc cảng C kiểm tra tín hiệu IBF để kiểm tra số liệu sẵn sàng chưa Nếu IBF = vi xử lý đọc số liệu cảng A (hoặc B) xóa cờ IBF  Chế độ : Với cảng A B khởi tạo ra: Khi cảng A B khởi tạo từ điều khiển chức chân logic sau : - OBF (Output Buffer Full) tín hiệu điều khiển xuống thấp CPU ghi liệu vào mạch chốt ngõ 8255 Tín hiệu báo cho tín hiệu ngoại vi ngõ liệu sẵn sàng đọc Tín hiệu lên cao lần sau 8255 nhận tín hiệu ACK ngoại vi OBF set cạnh lên xung WR từ CPU bị reset ACK =0 ngoại vi (tức mức tích cực) - ACK (Acknowledge) : Đây tính hiệu vào từ ngoại vi, xuống mức thấp thiết bị ngoại vi nhận liệu từ cảng 8255 - INTR (Interrupt Request) : Đây tín hiệu set cạnh lên tín hiệu ACK Tín hiệu lên ngõ dùng yêu cầu ngắt CPU, ngoại vị nhận liệu từ để yêu cầu byte liệu kế xuất Tín hiệu INTR set cấp tín hiệu OBF, ACK INTE toàn mức reset cạnh xuống tín hiệu WR - INTE (Interrupt Enable) Flip-flop bên dùng để tạo tín hiệu INTR Hai Flip-flop INTEA INTEB điều khiển bis PC6, PC2 nhận biết qua chế độ BSR Tương tự cảng nhập PC4 PC5 dùng cảng vào Tóm tắt trình CPU viết liệu sau; CPU ghi liệu cảng A (hoặc B) làm cho OBF ỡ mức logic Thiết bị kiểm tra OBF để xác định xem liệu sẵn sàng chưa Nếu tiếp nhận liệu, thiết bị trả lời mức đầu vào ACK đồng thời xóa cờ OBS  Chế độ (mode 2) : Xuất nhập liệu chiều bắt tay: Chế độ sử dụng ứng dụng truyền liệu hai máy vi tính giao tiếp với điều khiển đóa mềm Ở chế độ cảng A cấu cảng hai chiều cảng B chế độ chế độ Cảng A sử dụng tín hiệu từ cảng C tín hiệu điều khiển cho việc truyền liệu Các đường bao gồm OBF, ACK, INTR, STB, IBF Với : - INTR : Mức ngõ báo cho CPU biết yêu cầu ngắt - Hoạt động xuất:  OBF xuống mức để báo cho thiết bị ngoại vi biết CPU ghi liệu cảng A  ACK xuống mức để báo cho thiết bị ngoại vi cho phép đệm trạng thái cảng A mở để phát liệu  INTE (liên quan với OBF)được kiểm soát set/reset PC - Hoạt động nhập:  STB: Mức ngõ vào cài liệu vào mạch, cài ngõ nhập  IBF : Mức thông báo cho CPU biết nạp vào mạch cài nhập  INTE (liên quan đến IBF)được kiểm soát set/reset PC4 Ba đường tín hiệu lại PC0… PC2 sử dụng đường vào đơn giản tín hiệu bắt tay cảng B Dùng cảng C điều khiển cảng A,B Trong mode 0, cảng C chuyển số liệu từ 8255 đến ngoại vi hay từ ngoại vi đến 8255 Khi 8255 lập trình mode hay mode 2, cảng C tạo hay nhận tín hiệu điều khiển ngoại vi Đọc nội dung cảng C cho phép người lập trình kiểm tra xác định trạng thái thiết bị ngoại vi để thay đổi chương trình điều khiển cho phù hợp Các từ trạng thái cảng C mode: Mode : Nhập D7 D6 D5 D4 D3 D2 D1 D0 I/O I/O IBFA INTEA INTRA INTEB IBFB INTRB NHOÙM A NHOÙM B Mode : Xuaát D7 D6 D5 -OBF INTEA I/O D4 I/O D3 INTRA D2 INTEB NHOÙM A NHOÙM B Mode : D7 D6 D5 OBFA INTE1 IBFA NHOÙM A D1 D0 -OBF INTRB D4 INTEØ D3 INTRA D2 D1 NHÓM B HÌNH II.4 : Từ trạng thái cảng C D0 ... không quan tâm Cảng A=> Bus liệu Cảng B=> Bus liệu Cảng C=> Bus liệu Bus liệu= > Cảng A Bus liệu= > Cảng B Bus liệu= > Cảng C Bus liệu= > Thanh ghi điều khiển D7=1 Bus liệu trạng thái trở kháng cao... C B PB7-PB0 A PC3-PC0 C PC7-PC4 B PA7-PA0 A I/O PB7-PB0 CONTROL CONTROL OR I/O OR I/O PA7-PA0 C B A BI-DIRECTIONAL PB7-PB0 I/O CONTROL ADDRESS BUS CONTROL BUS PA7-PA0  Trạng thái... PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PBO PB1 PB2 10 11 12 13 14 15 16 17 18 19 20 8255 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 PA4 PA5 PA6 PA7 WR RESET DO D1 D2 D3 D4 D5 D6 D7