Tài liệu ứng dụng linh kiện điện điện tử, chương 2 pptx

Chương 2: KHẢO SÁT SƠ ĐỒ CHÂN 8951, CHỨC NĂNG TỪNG CHÂN: 1.Sơ đồ chân 8951: 40 30pF 19 12 MHz 18 30pF XTAL.1 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 XTAL.2 PSEN\ 29 ALE 30 31 RST P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 EA\ RD WR T1 T0 INT1 INT0 TXD RXD Vcc 17 16 15 14 13 12 11 10 8951 P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 32 AD7 33 AD6 34 AD5 35 AD4 36 AD3 37 AD2 38 AD1 39 AD0 28 A15 27 A14 26 A13 25 A12 24 A11 23 A10 22 A9 21 A8 Vss 20 Hình1-2 Sơ đồ chân IC 8951 2.Chức chân 8951 - 8951 có tất 40 chân có chức đường xuất nhập Trong có 24 chân có tác dụng kép (có nghóa chân có chức năng), đường hoạt động đường xuất nhập đường điều khiển thành phần bus liệu bus địa a.Các Port:  Port 0: - Port port có chức chân 32 – 39 8951 Trong thiết kế cỡ nhỏ không dùng nhớ mở rộng có chức đường IO Đối với thiết kế cỡ lớn có nhớ mở rộng, kết hợp bus địa bus liệu  Port 1: - Port port IO chân 1-8 Các chân ký hiệu P1.0, P1.1, P1.2, … có thề dùng cho giao tiếp với thiết bị cần Port chức khác, chúng dùng cho giao tiếp với thiết bị bên  Port 2: - Port port có tác dụng kép chân 21- 28 dùng đường xuất nhập byte cao bus địa thiết bị dùng nhớ mở rộng  Port 3: - Port port có tác dụng kép chân 10-17 Các chân port có nhiều chức năng, công dụng chuyển đổi có liên hệ với đặc tính đặc biệt 8951 bảng sau: Bit P3.0 P3.1 P3.2 Tên RXT TXD INT0\ Chức chuyển đổi Ngõ vào liệu nối tiếp Ngõ xuất liệu nối tiếp Ngõ vào ngắt cứng thứ P3.3 P3.4 P3.5 P3.6 P3.7 INT1\ T0 T1 WR\ RD\ Ngõ vào ngắt cứng thư Ngõ vào củaTIMER/COUNTER thứ Ngõ vào củaTIMER/COUNTER thứ Tín hiệu ghi liệu lên nhớ Tín hiệu đọc nhớ liệu b.Các ngõ tín hiệu điều khiển:  Ngõ tín hiệu PSEN (Program store enable): - PSEN tín hiệu ngõ chân 29 có tác dụng cho phép đọc nhớ chương trình mở rộng thường nói đến chân 0E\ (output enable) Eprom cho phép đọc byte mã lệnh - PSEN mức thấp thời gian Microcontroller 8951 lấy lệnh Các mã lệnh chương trình đọc từ Eprom qua bus liệu chốt vào ghi lệnh bên 8951 để giải mã lệnh Khi 8951 thi hành chương trình ROM nội PSEN mức logic  Ngõ tín hiệu điều khiển ALE (Address Latch Enable): - Khi 8951 truy xuất nhơđ bên ngoài, port có chức bus địa bus liệu phải tách đường liệu địa Tín hiệu ALE chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp đường địa liệu kết nối chúng với IC chốt - Tín hiệu chân ALE xung khoảng thời gian port đóng vai trò địa thấp nên chốt địa hoàn toàn tự động Các xung tín hiệu ALE có tốc độ 1/6 lần tần số dao động chip dùng làm tín hiệu clock cho phần khác hệ thống Chân ALE dùng làm ngõ vào xung lập trình cho Eprom 8951  Ngõ tín hiệu EA\(External Access) : - Tín hiệu vào EA\ chân 31 thường mắt lên mức mức Nếu mức 1, 8951 thi hành chương trình từ ROM nội khoảng địa thấp Kbyte Nếu mức 0, 8951 thi hành chương trình từ nhớ mở rộng Chân EA\ lấy làm chân cấp nguồn 21V lập tränh cho Eprom 8951  Ngõ tín hiệu RST (Reset): -Ngõ vào RST chân ngõ vào Reset 8951 Khi ngõ vào tín hiệu đưa lên cao chu kỳ máy, ghi bên nạp giá trị thích hợp để khởi động hệ thống Khi cấp điện mạch tự động Reset  Các ngõ vào giao động X1,X2: -Bộ dao động được tích hợp bên 8951, sử dụng 8951 người thiết kế cần kết nối thêm thạch anh tụ hình vẽ sơ đồ Tần số thạch anh thường sử dụng cho 8951 12Mhz  Chân 40 (Vcc) nối lên nguồn 5V III.CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN Tổ chức nhớ: FFFF FF 00 ON-CHIP Memory CODE Memory Enable via PSEN FFFF DATA Memory Enable via RD & WR 0000 0000 Bảng tóm tắt vùng nhớ 8951 Hình 1.3 : External Momery Bản đồ nhớ Data Chip sau: Địa byte Địa bit 7F Địa byte Địa bit FF F0 F7 F6 F5 F4 F F F1 F0 B RAM đa dụng E0 E7 E6 E5 E4 E E E1 E0 AC C D D D D D D D D D PS W 30 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 27 3F 3E 3D 3C 3B 3A 39 38 B - - - B B B B B IP C B A B0 B7 B6 B5 B4 B B B1 B0 P.3 A8 A F A A A A9 A8 IE C B A A0 A7 A6 A5 A4 A A A1 A0 P2 99 không địa hoá SBU bit F 98 9F 9E 9D 9C 9 99 98 SCO B A N 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 22 17 16 15 14 13 12 11 10 21 0F 0E 0D 0C 0B 0A 09 08 20 07 06 05 04 03 02 01 00 1F Bank 18 17 Bank 10 0F Bank 08 07 Bank ghi 00 (mặc định cho R0 -R7) RAM NĂNG ĐẶC BIỆT 90 97 96 95 94 92 91 90 P1 8D không địa hoá TH1 bit 8C không địa hoá TH0 bit 8B không địa hoá TL1 bit 8A không địa hoá TL0 bit 89 không địa hoá TM bit OD 88 8F 8E 8D 8C 8 89 88 TCO B A N 87 không địa hoá PCO bit N 83 không địa hoá DPH bit 82 không địa hoá DPL bit 81 không địa hoá SP bit 88 87 86 85 84 82 81 80 P0 CÁC THANH GHI CHỨC - Bộ nhớ 8951 bao gồm ROM RAM RAM 8951 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ địa hóa bit, bank ghi ghi chức đặc biệt - 8951 có bgä nhớ theo cấu trúc Harvard: có vùng nhớ riêng biệt cho chương trình liệu Chương trình liệu chứa bên 8951 8951 kết nối với 64K byte nhớ chương trình 64K byte liệu Hai đặc tính cần ý là:  Các ghi port xuất nhập định vị (xác định) nhớ truy xuất trực tiếp giống địa nhớ khác  Ngăn xếp bên Ram nội nhỏ so với Ram ngoại Microprocontroller khác RAM bên 8951 phân chia sau:  Các bank ghi có địa từ 00H đến 1FH  RAM địa hóa bit có địa từ 20H đến 2FH  RAM đa dụng từ 30H đến 7FH  Các ghi chức đặc biệt từ 80H đến FFH  RAM đa dụng: - Mặc dù hình vẽ cho thấy 80 byte đa dụng chiếm địa từ 30H đến 7FH, 32 byte từ 00H đến 1FH dùng với mục đích tương tự (mặc dù địa có mục đích khác) - Mọi địa vùng RAM đa dụng truy xuất tự dùng kiểu địa trực tiếp gián tiếp  RAM truy xuất bit: - 8951 chứa 210 bit địa hóa, có 128 bit có chứa byte có chứa địa từ 20F đến 2FH bit lại chứa nhóm ghi có chức đặc biệt - Ý tưởng truy xuất bit phần mềm đặc tính mạnh microcontroller xử lý chung Các bít đặt, xóa, AND, OR, …, với lệnh đơn Đa số microcontroller xử lý đòi hỏi chuỗi lệnh đọc– sửa- ghi để đạt mục đích tương tự Ngoài port truy xuất bít - 128 bit truy xuất bit truy xuất byte bit phụ thuộc vào lệnh dùng  Các bank ghi: - 32 byte thấp nhớ nội dành cho bank ghi Bộ lệnh 8951 hỗ trợ ghi có tên R0 đến R7 theo mặc định sau reset hệ thống, ghi có địa từ 00H đến 07H - Các lệnh dùng ghi RO đến R7 ngắn nhanh so với lệnh có chức tương ứng dùng kiểu địa trực tiếp Các liệu dùng thường xuyên nên dùng ghi - Do có bank ghi nên thời điểm có bank ghi truy xuất ghi RO đến R7 đề chuyển đổi việc truy xuất bank ghi ta phải thay đổi bit chọn bank ghi trạng thái Các ghi có chức đặc biệt: - Các ghi nội 8951 truy xuất ngầm định lệnh - Các ghi 8951 định dạng phần RAM chip ghi có địa (ngoại trừ ghi điếm chương trình ghi lệnh ghi bị tác động trực tiếp) Cũng R0 đến R7, 8951 có 21 ghi có chức đặc biệt (SFR: Special Function Register) vùng RAM nội từ địa 80H đến FFH Chú ý: tất 128 địa từ 80H đến FFH không định nghóa, có 21 ghi có chức đặc biệt định nghóa sẵn địa - Ngoại trừ ghi A truy xuất ngầm nói, đa số ghi có chức đặc biệt SFR địa hóa bit byte  Thanh ghi trạng thái chương trình (PSW: Program Status Word): Từ trạng thái chương trình địa D0H tóm tắt sau: BIT SYMBO ADDRES DESCRIPTION L S PSW CY D7H Cary Flag PSW AC D6H Auxiliary Cary Flag PSW F0 D5H Flag PSW4 RS1 D4H Register Bank Select PSW RS0 D3H Register Bank Select 00=Bank 0; address 00H07H 01=Bank 1; address 08H0FH 10=Bank 2; address 10H17H 11=Bank 3; address 18H1FH PSW OV D2H Overlow Flag PSW - D1H Reserved PSW P DOH Even Parity Flag ... B A N 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 22 17 16 15 14 13 12 11 10 21 0F 0E 0D 0C 0B 0A 09 08 20 07 06 05 04 03 02 01... 30 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 29 4F 4E 4D 4C 4B 4A 49 48 28 ... cấu trúc Harvard: có vùng nhớ riêng biệt cho chương trình liệu Chương trình liệu chứa bên 8951 8951 kết nối với 64K byte nhớ chương trình 64K byte liệu Hai đặc tính cần ý là:  Các ghi port xuất