Thiết kế đồng hồ bấm giây

LỜI NÓI ĐẦU Ngày nay ngành kỹ thuật điện tử có vai trò rất quan trọng trong cuộc sống của con người. Các hệ thống điện tử ngày nay rất đa dạng và đang thay thế các công việc hàng ngày của con người từ những công việc đơn giản đến phức tạp như điều khiển khiển tín hiệu đèn giao thông, đo tốc độ động cơ hay các đồng hồ số. Các hệ thống này có thể thiết kế theo hệ thống tương tự hoặc hệ thống số. Tuy nhiên trong các hệ thống điện tử thông minh hiện nay người ta thường sử dụng hệ thống số hơn là các hệ thống tương tự bởi một số các ưu điểm vượt trội mà hệ thống mang lại đó là: độ tin cậy cao, giá thành thấp, dễ dàng thiết kế, lắp đặt và vận hành … Như ta đã biết trong cuộc sống chúng ta rất hay sử dụng chiếc đồng hồ bấm giây . Ví dụ như trong các cuộc thi để đánh giá chính xác thành thích của một Vận động viên mà có liên quan đến thời gian thì người ta thường hay dung chiếc đồng hồ bấm giây để ghi thành tích của vận động viên Sau một thời gian học tập lý thuyết, thực hành và tìm hiểu các tài liệu về môn VI MẠCH TƯƠNG TỰ VÀ VI MẠCH SỐ, với sự giảng dạy nhiệt tình của các thầy, các cô, cùng với sự dẫn dắt nhiệt tình của giáo viên hướng dẫn thầy Nguyễn Văn Vinh, đề tài em bốc thăm là: “THIẾT KẾT MẠCH ĐỒNG HỒ BẤM GIÂY DÙNG IC SỐ”. Đồ án môn “VI MẠCH TƯƠNG TỰ và VI MẠCH SỐ” này gồm 4 chương: CHƯƠNG I: Các cơ sở lý thuyết liên quan. Giới thiệu về tổng hợp về mạch tổ hợp, mạch dãy và mạch dao động. CHƯƠNG II : Thiết kế mạch đồng hồ bấm giây và chức năng, nguyên lý hoạt động của từng khối. CHƯƠNG III: Xây dựng chương trình mô phỏng trên phần mềm Proteus 7.8. CHƯƠNG IV: Tổng kết. Trong quá trình làm đề tài này, em đã cố gắng tìm hiểu và trình bày rõ ràng, chính xác. Tuy nhiên, do kiến thức và trình độ năng lực còn hạn hẹp nên việc thực hiện đề tài này chắc chắn còn nhiều thiếu sót, kính mong nhận được sự thông cảm và góp ý của thầy giáo để đồ án này hoàn thiện hơn. Em xin chân thành cảm ơn!

Đề tài: thiết kế đồng hồ bấm giây BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI BÀI TẬP LỚN MÔN: VI MẠCH TƯƠNG TỰ VÀ VI MẠCH SỐ Giáo viên hướng dẫn: Nguyễn Văn Vinh Page 1 Tự động hóa 1- k5 Đề tài: thiết kế đồng hồ bấm giây LỜI NÓI ĐẦU Ngày nay ngành kỹ thuật điện tử có vai trò rất quan trọng trong cuộc sống của con người. Các hệ thống điện tử ngày nay rất đa dạng và đang thay thế các công việc hàng ngày của con người từ những công việc đơn giản đến phức tạp như điều khiển khiển tín hiệu đèn giao thông, đo tốc độ động cơ hay các đồng hồ số. Các hệ thống này có thể thiết kế theo hệ thống tương tự hoặc hệ thống số. Tuy nhiên trong các hệ thống điện tử thông minh hiện nay người ta thường sử dụng hệ thống số hơn là các hệ thống tương tự bởi một số các ưu điểm vượt trội mà hệ thống mang lại đó là: độ tin cậy cao, giá thành thấp, dễ dàng thiết kế, lắp đặt và vận hành … Như ta đã biết trong cuộc sống chúng ta rất hay sử dụng chiếc đồng hồ bấm giây . Ví dụ như trong các cuộc thi để đánh giá chính xác thành thích của một Vận động viên mà có liên quan đến thời gian thì người ta thường hay dung chiếc đồng hồ bấm giây để ghi thành tích của vận động viên Sau một thời gian học tập lý thuyết, thực hành và tìm hiểu các tài liệu về môn VI MẠCH TƯƠNG TỰ VÀ VI MẠCH SỐ, với sự giảng dạy nhiệt tình của các thầy, các cô, cùng với sự dẫn dắt nhiệt tình của giáo viên hướng dẫn thầy Nguyễn Văn Vinh, đề tài em bốc thăm là: “THIẾT KẾT MẠCH ĐỒNG HỒ BẤM GIÂY DÙNG IC SỐ”. Đồ án môn “VI MẠCH TƯƠNG TỰ và VI MẠCH SỐ” này gồm 4 chương: CHƯƠNG I: Các cơ sở lý thuyết liên quan. Giới thiệu về tổng hợp về mạch tổ hợp, mạch dãy và mạch dao động. CHƯƠNG II : Thiết kế mạch đồng hồ bấm giây và chức năng, nguyên lý hoạt động của từng khối. CHƯƠNG III: Xây dựng chương trình mô phỏng trên phần mềm Proteus 7.8. CHƯƠNG IV: Tổng kết. Trong quá trình làm đề tài này, em đã cố gắng tìm hiểu và trình bày rõ ràng, chính xác. Tuy nhiên, do kiến thức và trình độ năng lực còn hạn hẹp nên việc thực hiện đề tài này chắc chắn còn nhiều thiếu sót, kính mong nhận được sự thông cảm và góp ý của thầy giáo để đồ án này hoàn thiện hơn. Page 2 Đề tài: thiết kế đồng hồ bấm giây Em xin chân thành cảm ơn! Page 3 Đề tài: thiết kế đồng hồ bấm giây Trang MỤC LỤC CHƯƠNG I: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP, MẠCH DÃY VÀ MẠCH DAO ĐỘNG ………………………………………………………………………………………. Bài 1: Tổng hợp mạch logic tổ hợp. ………………………………………………… 1.1Khái quát. ……………………………………………………………………………… 1.2Các phương pháp tối thiểu hóa hàm logic … …………………………………………… 1.3Tổng hợp hàm logic ràng buộc …………………………………………………………. . 1.4Bộ mã hóa và giải mã ……………………………………………………………………. 1.5Tìm hiểu IC giải mã 74LS47 …………………………………………………………… Bài 2: Các mạch dãy cơ bản ………………………………………………………… 2.1 Thanh ghi và thanh ghi dịch . …………………………………………………………… 2.2 Bộ đếm . …………………………………………………………………………………. 2.3 Tìm hiểu IC đếm 74LS90 . ………………………………………………………………. Bài 3: Mạch dao động …………… …………………………………………………. 3.1Các vấn đề chung . ………………………………………………………………………. 3.2Điều kiện tạo dao động ………………………………………………………………… 3.3Mạch tạo xung dùng IC 555 …………………………………………………………… Page 4 Đề tài: thiết kế đồng hồ bấm giây CHƯƠNG II: THIẾT KẾ MẠCH ĐỒNG HỒ SỐ ………………………………………  PHÂN TÍCH VÀ GIẢI QUYẾT VẤN ĐỀ ………………………………………… Gồm 6 khối:  KHỐI 1: KHỐI TẠO DAO ĐỘNG ………………………………………….  KHỐI 2: KHỐI ĐẾM XUNG…………………………………………………  KHỐI 3: KHỐI GIẢI MÃ…………………………………………………….  KHỐI 4: KHỐI HIỂN THỊ …………………………………………………  KHỐI 5: KHỐI ĐIỀU CHỈNH ……………………………………………… CHƯƠNG III: XÂY DỰNG CHƯƠNG TRÌNH MÔ PHỎNG …………………………… Mạch mô phỏng toàn mạch: CHƯƠNG IV: TỔNG KẾT ………………………………………………………………… CHƯƠNG I: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP, MẠCH DÃY VÀ MẠCH DAO ĐỘNG. Bài 1: Tổng hợp mạch logic tổ hợp 1.1Khái quát Mạch logic tổ hợp là mạch logic, ở đó giá trị logic của các tín hiệu ra không phụ thuộc vào trạng thái cũ của mạch, mà hoàn toàn xác định bởi giá trị logic của các cửa vào của mạch ở thời điểm đó. Page 5 Đề tài: thiết kế đồng hồ bấm giây Khi tổng hợp mạch logic tổ hợp ta cần tuân thủ các bước dưới đây: - Lập bảng chức năng logic của mạch, đó là bảng chân lí hay bảng trạng thái, là bảng giá trị các biến ra tương ứng với từng tổ hợp của các biến vào. - Từ bảng trạng thái xác định biểu thức hàm logic hoặc bảng các nô. - Tiến hành tối thiểu hóa hàm logic và đưa về dạng thuận lợi để khai triển hàm thông qua các mạch logic cơ bản. 1.2 Các phương pháp tối thiểu hóa hàm logic Có nhiều phương pháp để tối thiểu hóa hàm logic. Ở đây giới thiệu 2 phương pháp. Tối thiểu hóa hàm logic bằng cách sử dụng các định luật cơ bản của đại số logic. Tối thiểu hóa hàm logic bằng biểu đồ các nô Tối thiểu hóa hàm logic bằng biểu đồ các nô còn được gọi là phương pháp dùng hình vẽ. Phương pháp gồm những bước sau: Bước 1 : Mô tả hàm logic, nghĩa là, đưa hàm logic cần tối thiểu hóa về dạng chuẩn tắc tổng đầy đủ (dạng tổng các tích, dạng OR-AND ) ở dạng bản chân lí của hàm số. Mỗi tích trong đó gồm đầy đủ các biến là nguyên biến, nếu biến có giá trị 1, hoặc phủ định của biến, nếu có giá trị không nhưng không quá một lần. Bước 2 : Lập bảng các nô cho hàm logic cần tối thiểu hóa theo bản chân lí đã lập. Số ô của bảng bằng số tích có thể ( 2 n ô ) của hàm logic. Mỗi tích trong mỗi ô (theo hàng, cột) cạnh nhau chỉ có một biến thay đổi giá trị. Các ô tạo thành hàng và cột : đầu mỗi hàng, cột ghi tổ hợp các biến tương ứng. Các hàng, cột kề nhau hoặc đối xứng nhau chỉ khác nhau 1 biến. Trong mỗi ô ghi giá trị của hàm số tương ứng với tích các biến ( là 0 hoặc 1). Có thể ghi bổ sung cả thứ tự của ô theo số hệ đếm thập phân. Bước 3: Lập các nhóm ô độc lập, ta chỉ quan tâm đến các ô mà hàm số có giá trị 1. Nhóm các ô có 1 thành nhóm gồm các ô có 1 kề nhau kể cả các ô ở biên miền, số ô trong 1 nhóm là 1, 2,4,8…ô (là hàm mũ 2 n ), sao cho 2 ô liền kề chỉ có 1 biến thay đổi giá trị. Trong đó, một ô có thể tham gia vào một vài nhóm khác nhau. Page 6 Đề tài: thiết kế đồng hồ bấm giây Các nhóm độc lập phải khác nhau ít nhất 1 ô. Các nhóm được lập phải phủ hết các ô có giá trị 1 của bảng. Bước 4 : Viết biểu thức hàm logic đã tối thiều hóa ở dạng tổng các tích. Tương ứng với mỗi nhóm thành lập một tích các biến sau khi đã loại các biến thay đổi giá trị ở các ô trong nhóm. Viết biểu thức hàm logic đã tối thiểu hóa : đó là tổng các tích đã xác đinh, chỉ sử dụng các tích của một số nhóm sao cho các ô của chúng phủ hết các ô có 1 của bảng. 1.3 Tổng hợp hàm logic ràng buộc Khái niệm về hàm logic ràng buộc Hàm số n biến có 2 n tổ hợp biến, tương ứng với mỗi tổ hợp biến đó hàm số có giá trị 1 hoặc 0. Nhưng cũng có những trường hợp, với một số tổ hợp biến số hàm số của các biến đó không xác định được giá trị theo một điều kiện nào đó. Phần tử ràng buộc hay số hạng ràng buộc là tổ hợp biến tương ứng với trường hợp hàm số không xác định, số hạng ràng buộc luôn bằng 0. Điều kiện ràng buộc là biểu thức logic tạo bởi tổng bào các phần tử ràng buộc, vậy điều kiện ràng buộc cũng luôn bằng 0. Hàm logic ràng buộc là hàm số logic xác định với điều kiện ràng buộc Để mô tả hàm logic ràng buộc cũng thường sử dụng bảng chân lí, bằng biểu thức logic hoặc dung bảng các nô. Trong bảng chân lí của giá trị của hàm số tương ứng với số hạng ràng buộc được đánh dấu “x”. Ví dụ, bảng chân lí của hàm logic ràng buộc 3 biến ở dạng tổng các tích như bảng 1.3. Hàm số có các phần tử ràng buộc là tổ hợp các biến thứ 4,5,6 có các tích tương ứng là . .C B A , . .C B A , . .C B A . Khi biểu diễn hàm logic ràng buộc bằng biểu thức thì khi viết biểu thức logic của hàm số cần viết kèm theo điều kiện ràng buộc. Page 7 Đề tài: thiết kế đồng hồ bấm giây Ví dụ hàm ràng buộc dạng chuẩn tắc đầy đủ như ở bảng 1.3 cùng với điều kiện ràng buộc là : Z(C,B,A) = CBA với . . . . . . 0C B A C B A C B A + + = Hay viết gọn là Z(C,B,A)=∑(7) với N=4,5,6 Bảng 1.3: Bảng chân lí của hàm logic ràng buộc 3 biến ở dạng tổng các tích. Hoặc viết ở dạng chuẩn tắc đầy đủ của hàm Z có bảng chân lí trên bảng 1.3 là : ( , , ) ( )( )( )( )Z C B A C B A C B A C B A C B A = + + + + + + + + Với ( )( )( ) 0C B A C B A C B A + + + + + + = Hay viết gọn là Z(C,B,A)=∏(0,1,2,3) với N=4,5,6. Khi dùng bảng các nô để mô tả hàm logic ràng buộc ta cũng sử dụng dấu “x” tại các ô ứng với tổ hợp biến là số hạng ràng buộc. Ví dụ hàm số mô tả trên bảng chân lí ở bảng 1.3 có bản các nô như hình: Hình1.3 Bảng Các nô của hàm logic ràng buộc 3 biến Tối thiểu hóa hàm logic ràng buộc Page 8 Đề tài: thiết kế đồng hồ bấm giây Cũng có thể sử dụng các phương pháp khác nhau để tối thiểu hóa hàm logic ràng buộc. Trong mục này chỉ giới thiệu 2 phương pháp tối thiểu hóa bằng công thức và dùng bảng Các nô. Page 9 Đề tài: thiết kế đồng hồ bấm giây Phương pháp tối thiểu hóa bằng công thức, ngoài việc sử dụng các quan hệ logic đã biết, ta còn dựa vào một vẫn để là, điều kiện ràng buộc luôn luôn bằng 0, nên có thể sử dụng nó để them vào biểu thức mô tả hàm số trong dạng OR-AND, hoặc loại nó khỏi biểu thức mô tả hàm số, thì bản thân hàm số logic ràng buộc tương ứng không thay đổi. Trên cơ sở đó rồi sử dụng các công thức và định lí của đại số để tối thiểu hóa hàm logic ràng buộc. Trong phương pháp tối thiều hóa hàm logic ràng buộc bằng bảng Các nô Trong phương pháp tối thiều hóa hàm logic ràng buộc bằng bảng Các nô ta bắt đầu từ việc mô tả được hàm logic ràng buộc bằng bảng các nô. Ta có thể sử dụng cả các ô có dấu “x” (tương ứng với các tổ hợp là phần tử ràng buộc) cùng với các ô ở đó hàm logic ràng buộc có giá trị 1 hoặc 0 để lập các nhóm để tối thiểu hóa. 1.4 Bộ mã hóa và giải mã Bộ mã hóa nhị-thập phân (Bộ mã hóa BCD) Bộ mã hóa nhị-thập phân là mạch điện có nhiệm vụ chuyển 10 chữ só hệ thập phân thành mã hệ nhị phân. Dạng mã này còn được gọi là bã BCD (Binary Code Decimal). Vậy, mạch điện của bộ mã hóa có 10 đầu vào tương ứng với 10 chữ số cần mã hóa. Ta kí hiệu thứ tự là y 0 ,y 1 ,y 2 ,y 3 ,y 4 ,y 5 ,y 6 ,y 7 ,y 8 ,y 9 . Ta có số kí tự cần mã hóa là N=10. Số bit của mã nhị phân là n, sao cho 2 n >N. Cụ thể n = 4, khi đó ta có số trạng thái 2 4 =16>N=10, trong khi ta chỉ cần mã hóa 10 số, vậy còn dư 6 tổ hợp. Ứng với mỗi tổ hợp biến ra chỉ có một biến vào có giá trị logic 1 ( là chữ số cần mã hóa trong thời điểm đó). Các bit của mã nhị phân kí hiệu là A,B,C,D (D có trọng số cao nhất) , ta có thể chin 10 trong 16 trạng thái đó. Ví dụ theo bảng chân lí cho bộ mã hóa như bảng 1.4. Trọng số các bit D,C,B,A giảm dần tương ứng là 8,4,2,1. Bởi vậy mã nhị-thập phân còn gọi là mã 8421. Page 10 [...]... mạch đơn ổn, mạch dao động đa hài, bộ chia tần, mạch trễ….Nhưng trong đề tài này, IC 555 được Page 32 Đề tài: thiết kế đồng hồ bấm giây chúng ta sử dụng để làm bộ phát xung Dãy thời gian tác động hữu hiệu từ vài micrô giây đến vài giờ Page 33 Đề tài: thiết kế đồng hồ bấm giây 1.1Sơ đồ chân và chức năng các chân 1.2.1 Sơ đồ chân 8 7 6 5 Chân 1 : GND (Nối đất ) Chân 2 : II (Ngõ vào xung) Chân 3 : Output... y1 = D.C B A , y0 = D.C B A Page 13 Đề tài: thiết kế đồng hồ bấm giây Sơ đồ logic của bộ giải mã bằng các mạch logic NAND cơ bản như trên hình vẽ Từ nguyên lí phân tích trên người ta đã chế tạo được các vi mạch giải mã BCD loại có mật độ tích tụ trung bình (MSI) Hình 1.5 Sơ đồ nguyên lý bộ giải mã BCD Page 14 Đề tài: thiết kế đồng hồ bấm giây 1.5 Tìm hiểu về IC giải mã 7 đoạn 74LS47 1.5.1 Sơ đồ chân... bên trái dấu chấm thập phân) +Chân 3: chân này cũng có thể cho nó lên Vcc Page 15 Đề tài: thiết kế đồng hồ bấm giây Hình 2.1.16 Cấu trúc bên trong của 74LS47 và dạng số hiển thị 1.5.2 Nguyên lý hoạt động Hoạt động của IC được tóm tắt theo bảng dưới đây Page 16 Đề tài: thiết kế đồng hồ bấm giây Nhận thấy các ngõ ra mạch giải mã tác động ở mức thấp (0) thì led tương ứng sáng • Ngoài 10 số từ 0 đến 9... cùng một chu kì đếm 10 Tần số tín hiệu ở ngõ ra sau cùng bằng 1/10 tần số xung Ck ( nhưng dạng tín hiệu ra khác nhau) Page 27 Đề tài: thiết kế đồng hồ bấm giây Hình 2.11 Bảng trạng thái của mạch đếm 2x5 và 5x2 Page 28 Đề tài: thiết kế đồng hồ bấm giây Dạng sóng ở các ngã ra của hai mạch cùng đếm 10 nhưng hai kiểu đếm khác nhau: Hình 2.12 - Kiểu đếm 2x5 cho tín hiệu ra ở QD không đối xứng - Kiểu đếm... truyền đạt dạng phức: Page 30 Đề tài: thiết kế đồng hồ bấm giây Với K là mô đun hàm truyền đạt khối khuếch đại và là góc pha đầu hàm truyền đạt khối khuếch đại Khối 2 – Khối hồi tiếp đại có hàm truyền đạt dạng phức: Với KF là mô đun hàm truyền đạt khối phải hồi và là góc pha đầu hàm truyền đạt khối phản hồi Page 31 Đề tài: thiết kế đồng hồ bấm giây Giả định có tín hiệu vào dạng phức là , tích các hệ...Đề tài: thiết kế đồng hồ bấm giây Bảng 1.4 Bảng chân lí bộ mã hóa BCD theo 8421 Page 11 Đề tài: thiết kế đồng hồ bấm giây Biểu thức logic cho các biến ra ứng với ía trị biến vào có logic và dùng cổng NAND: D = y8 + y9 = y8 y9 C = y4 + y5 + y6 + y7 = y4 y5 y6 y7 B = y2 + y3... thanh ghi dịch (SR) - Theo số tầng FF (số bit) : SR có cấu tạo bởi bao nhiêu FF mắc nối tiếp thì có bấy nhiêu bit (ra song song) Ta có SR 4 bit, 5 bit, 8 bit, 16 bit … Page 19 Đề tài: thiết kế đồng hồ bấm giây Có thể có SR nhiều bit hơn bằng cách mắc nhiều SR với nhau hay dùng công nghệ CMOS (các máy tính sử dụng SR nhiều bit) - Theo cách ghi dịch có SISO vào nối tiếp ra nối tiếp SIPO vào nối tiếp ra song... của chúng - Lưu trữ và dịch chuyển dữ liệu - Tạo kí tự hay tạo dạng song điều khiển - Chuyển đổi dữ liệu nối tiếp sang song song và ngược lại - Bus truyền dữ liệu Page 20 Đề tài: thiết kế đồng hồ bấm giây 2.2 Bộ đếm Bộ đếm là thiết bị đếm được số xung đến cửa vào, đầu ra của bộ đếm là số lượng xung đếm được Bộ đếm rất đa dạng Bộ đếm có thể phân loại theo cách thức hoạt động làm bộ đếm đồng bộ và bộ... đếm lên mod 16 với 4 FF JK có xung Ck tác động cạnh xuống Ta cũng có thể làm mạch tương tư, với xung ck tác động cạnh lên hay sử dụng FF T thay cho FF JK Hình 2.4 Page 21 Đề tài: thiết kế đồng hồ bấm giây Để mạch đếm đúng, ở mỗi xung kích ck tác động cạnh xuống, chỉ có FF nào dự kiến sẽ lật trạng thái mới phải để T = 1(J, K được nối chung với nhau và được coi như là ngõ chung T) Nhìn vào bảng trạng... mạch đếm đồng bộ xuống giống như cách đã làm với mạch đếm không đồng bộ tức là dùng các đầu ra đảo của FF để điều khiển các đầu vào T của tầng kế tiếp Như vậy với Page 22 Đề tài: thiết kế đồng hồ bấm giây mạch đếm xuống mod 16 thì đầu ra Q sẽ được nối tới T1, T2, T3 và bộ đếm sẽ đếm xuống từ 15, 14, 13,… rồi về 0 để reset trở lại 15 Bây giờ thêm 1 ngõ điều khiển chế độ đếm giống như bên mạch đếm lên . NAND: 8 9 8 9 D y y y y = + = 4 5 6 7 4 5 6 7 C y y y y y y y y = + + + = 2 3 6 7 2 3 6 7 B y y y y y y y y = + + + = 1 3 5 7 9 1 3 5 7 9 A y y y y y y y y y. . ………………………………………………………………………. 3.2Điều kiện tạo dao động ………………………………………………………………… 3.3Mạch tạo xung dùng IC 55 5 …………………………………………………………… Page 4 Đề tài: thiết kế đồng hồ bấm giây CHƯƠNG