Bài giảng Kiến trúc máy tính Chương 3

+ Chương Tổng quan máy tính hệ thống kết nối máy tính + Chương Tổng quan máy tính hệ thống kết nối máy tính Phần I Tổng quan máy tính 3.1 Các thành phần máy tính 3.2 Hoạt động máy tính Phần II Hệ thống kết nối 3.3 Cấu trúc kết nối 3.4 Hệ thống bus 3.5 Kết nối điểm-điểm (Point-To-Point) 3.6 PCI Express + 3.1 Các thành phần máy tính tính đại ngày thiết kế dựa kiến trúc von Neumann (Viện nghiên cứu Princeton)  Máy  Kiến  Dữ trúc Von Neumann có điểm chính: liệu lệnh lưu trữ nhớ đọc-ghi (RAM)  Nội dung liệu định vị theo vị trí (địa chỉ) mà không phụ thuộc vào kiểu liệu  Các lệnh thực thi cách (trừ số trường hợp yêu cầu gọi đến câu lệnh khác) + Các thành phần máy tính (tiếp)   Phần mềm  Một chuỗi lệnh  Khối CU làm chức phiên dịch lệnh tạo tín hiệu điều khiển  Q trình thực chương trình truy xuất lệnh từ nhớ thực thi lệnh CPU Phần cứng (3 thành phần chính)    CPU  CU: Khối điều khiển thực chức biên dịch thực thi lệnh  ALU: Khối tính tốn số học logic Các Module vào/ra (I/O module)  Module vào: bao gồm thành phần cho việc nhận vào liệu lệnh; chuyển đổi chúng thành dạng tín hiệu sử dụng bên hệ thống  Module ra: công cụ để thị kết Bộ nhớ (bộ nhớ chính): nhớ ROM, RAM: lưu trữ lệnh, liệu  Bộ nhớ Cache: cải thiện hiệu suất hệ thống Các thành phần máy tính + Giải thích số ghi hình:  Thanh ghi MAR (Memory Address Register) chứa địa nhớ cho lần đọc ghi  Thanh ghi MBR (Memory Buffer Register) liệu ghi vào nhớ nhận liệu đọc từ nhớ  Thanh ghi I/OAR (I/O Address Register) xác định thiết bị I/O cụ thể  Thanh ghi I/O BR (I/O Buffer Register) sử dụng để trao đổi liệu mô-đun I/O CPU  Thanh ghi PC (Program counter Register) chứa địa lệnh  Thanh ghi IR (Instruction Register) chứa lệnh thực thi + 3.2 Hoạt động máy tính  Hoạt a b c động máy tính thực chương trình: Thực lệnh: chu kỳ lệnh Thực lệnh có xử lý ngắt Thực chức vào + 3.2 Hoạt động máy tính a Thực lệnh: chu kỳ lệnh  Chức máy tính thực thi chương trình (một tập lệnh lưu trữ BN): VXL phải thực lệnh  Quá trình VXL thực lệnh gồm bước: lấy lệnh (truy xuất) từ nhớ thực thi lệnh  Việc thực thi chương trình trình lặp lặp lại việc truy xuất thực thi lệnh  Quá trình thực lệnh gọi chu kỳ lệnh (instruction cycle)   Quá trình truy xuất lệnh từ nhớ gọi chu kỳ truy xuất (fetch cycle) Quá trình thực thi lệnh gọi chu thi (execute cycle) + a Truy xuất thực thi lệnh Chu kỳ truy xuất  Vào đầu chu kỳ lệnh, xử lý truy xuất lệnh từ nhớ ghi PC (Program Counter) giữ địa lệnh truy xuất  Thanh  Bộ xử lý tăng PC sau lần truy xuất lệnh truy xuất lệnh vào lần sau  Lệnh vừa truy xuất tải vào ghi IR (Instruction Register)  Bộ xử lý biên dịch lệnh thi hành hành động cần thiết Chu kỳ lệnh b Lớp liên kết + bit stream of flits #2n+1 #2n #n+2 #n+1 #n #2 #2n+1 #n+1 #1 QPI lane #2n+2 #n+2 #2 QPI lane #3n #2n #n QPI lane 19 #1 Figure 3.23 QPI Multilane Distribution + b Lớp liên kết (tiếp)  Thực hai chức chính: điều khiển luồng điều khiển lỗi  Vận hành cấp flit (flow control unit – đơn vị điều khiển luồng)  Mỗi flit gồm tin 72bit mã kiểm soát lỗi 8-bit gọi cyclic redundancy check (CRC)  Chức luồng  điều khiển Cần thiết để đảm bảo thực thể QPI gửi không áp đảo thực thể QPI nhận cách gửi liệu nhanh khả xử lý liệu xoá đệm để nhiều liệu đến phía nhận  Chức  điều khiển lỗi Phát khắc phục lỗi bit, tránh cho lớp cao gặp lỗi bit + c Lớp giao thức lớp định tuyến Lớp Định tuyến  Được sử dụng để xác định đường mà gói qua kết nối hệ thống có sẵn  Xác định phần sụn mô tả đường dẫn mà gói tin theo Lớp Giao thức  Gói (packet) đơn vị truyền  Một chức quan trọng thực lớp giao thức liên kết nhớ cache - đảm bảo giá trị nhớ giữ nhiều cache phù hợp  Một gói liệu thông thường khối liệu gửi đến từ nhớ cache + 3.6 Kết nối thiết bị ngoại vi Peripheral Component Interconnect (PCI)    Một bus băng thông cao, độc lập với xử lý, hoạt động bus ngoại vi PCI cung cấp hiệu suất cao cho thiết bị I/O tốc độ cao (vd: card mạng, card hình, card ổ cứng) Nhóm quan tâm đặc biệt PCI (Special Interest Group - SIG)   Được tạo để phát triển trì tính tương thích đặc tính PCI PCI Express (PCIe)  Cơ chế kết nối điểm-điểm nhằm thay chế dựa bus PCI  Yêu cầu dung lượng cao để hỗ trợ nhu cầu thiết bị I / O tốc độ liệu cao hơn, Gigabit Ethernet  Một yêu cầu khác phải hỗ trợ ứng dụng với luồng liệu thời gian thực + Core Cấu hình PCIe Gigabit Ethernet Core PCIe Memory Chipset PCIe–PCI Bridge PCIe Memory PCIe PCIe PCIe Legacy endpoint PCIe Switch PCIe endpoint PCIe PCIe endpoint PCIe endpoint + Lớp giao thức PCIe  Kiến trúc giao thức PCIe bao gồm lớp sau: a b c Vật lý (Physical): Bao gồm dây dẫn thực tế mang tín hiệu, mạch logic để hỗ trợ tính cần thiết việc truyền nhận bit Liên kết liệu (Data link layer – DLL): Chịu trách nhiệm truyền tin cậy điều khiển luồng Các gói liệu tạo xử lý DLL gọi gói DLLP Giao dịch (Transaction Layer): Tạo xử lý gói liệu sử dụng để thực chế truyền liệu tải/lưu trữ quản lý điều khiển luồng gói tin hai thiết bị Các gói liệu lớp gọi gói TLP + a Lớp vật lý Phân phối đa tuyến PCIe B4 B0 128b/ 130b PCIe lane B5 B1 128b/ 130b PCIe lane B6 B2 128b/ 130b PCIe lane B7 B3 128b/ 130b PCIe lane byte stream B7 B6 B5 B4 B3 B2 B1 B0 Figure 3.26 PCIe Multilane Distribution D+ D– 8b Scrambler 8b 128b/130b Encoding 130b Parallel to serial 1b Transmitter Differential Driver Differential Receiver Clock recovery circuit 1b Data recovery circuit 1b Serial to parallel 130b 128b/130b Decoding 128b D+ D– Descrambler (a) Transmitter 8b (b) Receiver Sơ đồ khối Truyền nhận PCIe + b Lớp giao dịch PCIe  Nhận yêu cầu đọc ghi từ phần mềm phía TL tạo gói tin yêu cầu để truyền tới đích qua lớp liên kết (link layer)  Hầu hết giao dịch sử dụng kỹ thuật giao dịch phân chia  Transaction Layer (TL) Một thiết bị PCIe nguồn gửi gói tin yêu cầu đi, sau đợi phản hồi gọi gói hồn thành (completion packet)  Bản tin TL số giao dịch ghi giao dịch gửi (nghĩa khơng cần có phản hồi)  Định dạng gói TL hỗ trợ địa nhớ 32-bit địa nhớ 64-bit mở rộng + TL hỗ trợ bốn không gian địa chỉ:  Bộ nhớ  Không gian nhớ bao gồm nhớ hệ thống thiết bị I/O PCIe  Các khoảng địa nhớ định ánh xạ vào thiết bị I/O  Cấu hình  Khơng gian địa cho phép TL đọc/ghi ghi cấu hình kết hợp với thiết bị I/O   I/O  Không gian địa sử dụng cho thiết bị PCI kế thừa, với dải địa dành riêng dùng để xác định thiết bị I/O kế thừa Message  Khơng gian địa dành cho tín hiệu điều khiển liên quan đến gián đoạn, xử lý lỗi, quản lý lượng Các kiểu giao dịch TLP PCIe Address Space Memory I/O Configuration Message Memory, I/O, Configuration TLP Type Memory Read Request Memory Read Lock Request Memory Write Request I/O Read Request I/O Write Request Config Type Read Request Config Type Write Request Config Type Read Request Config Type Write Request Message Request Message Request with Data Completion Completion with Data Completion Locked Completion Locked with Data Purpose Transfer data to or from a location in the system memory map Transfer data to or from a location in the system memory map for legacy devices Transfer data to or from a location in the configuration space of a PCIe device Provides in-band messaging and event reporting Returned for certain requests Sequence number Start DLLP Header to 4096 Data or ECRC LCRC STP framing (a) Transaction Layer Packet CRC End Appended by Physical Layer 12 or 16 Appended by Data Link Layer Appended by PL Created by DLL STP framing Created by Transaction Layer + Number of octets Định dạng Đơn vị liệu Giao thức PCIe (b) Data Link Layer Packet + Định dạng TLP - Yêu cầu nhớ 32 bits 16 octets R Fmt Type R Traffic Class R T E Attr R E P Requestor ID Tag Length Last DW BE First DW BE Address [63:32] Address [31:2] Figure 3.29 TLP Memory Request Format R Tổng kết + Chương  Thành phần máy tính  Chức máy tính  Lệnh truy xuất thi hành  Gián đoạn Chức I / O Cấu trúc kết nối Kết nối bus  Cấu trúc bus  Nhiều phân cấp bus  Các yếu tố thiết kế bus Chức máy tính kết nối      Kết nối điểm-điểm  Lớp vật lý QPI  Lớp liên kết QPI  Lớp định tuyến QPI  Lớp giao thức QPI PCI Express  Kiến trúc vật lý logic PCI  Lớp vật lý PCIe  Lớp giao dịch PCIe  Lớp liên kết liệu PCIe + Câu hỏi Nêu nhóm chức hệ thống máy tính Các bước thực lệnh diễn nào? Hai phương pháp xử lý đa ngắt gì? Các loại tín hiệu truyền cần hệ thống bus hỗ trợ? Các ưu điểm kiến trúc đa bus so với kiến trúc đơn bus gì? Các đặc điểm kết nối điểm – điểm gì? Liệt kê lớp QPI Liệt kê lớp PCIe ...+ Chương Tổng quan máy tính hệ thống kết nối máy tính Phần I Tổng quan máy tính 3. 1 Các thành phần máy tính 3. 2 Hoạt động máy tính Phần II Hệ thống kết nối 3. 3 Cấu trúc kết nối 3. 4 Hệ thống... thống bus 3. 5 Kết nối điểm-điểm (Point-To-Point) 3. 6 PCI Express + 3. 1 Các thành phần máy tính tính đại ngày thiết kế dựa kiến trúc von Neumann (Viện nghiên cứu Princeton)  Máy  Kiến  Dữ trúc Von... + 3. 2 Hoạt động máy tính  Hoạt a b c động máy tính thực chương trình: Thực lệnh: chu kỳ lệnh Thực lệnh có xử lý ngắt Thực chức vào + 3. 2 Hoạt động máy tính a Thực lệnh: chu kỳ lệnh  Chức máy