Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển máy tính phần 2

Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển máy tính

chơng i: giới thiệu các cổng logic cơ bản I Hàm logic Và (AND), Hoặc (OR), Đảo (NOT)

Lu ý rằng khi biểu diễn mối quan hệ toán học ta gọi là hàm số logic còn khi biểu diễnmối quan hệ về mạch tín hiệu ta gọi là cổng logic.

3 Cổng logic Hoặc (OR)

Hàm số Hoặc của hai biến số A, B đợc định nghĩa ở bảng sự thật sau:

Ký hiệu cổng Hoặc (OR)

Đầu ra Y là 1 khi có ít nhất một biến số là 1, do đó chỉ bằng 0 ở trờng hợp khi cả haibiến số bằng 0.

Ký hiệu toán học của cổng Hoặc là:Y= A+ B

MạchA

A

4 Cổng logic Đảo (NOT)

Hàm Và và hàm hoặc tác động lên hai hay nhiều biến số trong khi đó, hàm Đảocó thể xem nh chỉ có thể tác động lên một biến số.

Xét trờng hợp có hai biến số A, B đầu ra ở cổng Và Y= A.B nên đầu ra ở cổng Không

Về hoạt động của cổng NAND thì từ các tổ hợp của A, B ta lập bảng trạng thái rồi lấyđảo để có Y đảo Tuy nhiên có thể trực tiếp bằng cách lập bảng sự thật sau:

Xét trờng hợp hai đầu vào là A, B Đầu ra cổng NOR là: Y= A+ Bnên đầu ra cổng đảo là: Y= A+ B

Y= A BBảng chân lý:

Ký kiệu cổng NOR

IV Biến đổi các hàm quan hệ ra hàm logic NAND, NOR

Mối liên hệ cơ bản giữa ba cổng AND, OR, NOT không những có thể thay bằngcác cổng NAND mà còn có thể biến thành cổng NOR với cùng một chức năng logic, việclàm này thờng đợc áp dụng khi thực hiện các mạch logic Trong thực tế, vì toàn bộ sơđồ nếu đợc kết hợp cùng một loại cổng duy nhất thì sẽ giảm đợc số lợng vi mạch cần thiết.Quá trình biến đổi này dựa trên một nguyên tắc đợc trình bày nh sau:

- Cổng NOT đợc thay bằng cổng NAND và cổng NOR.

+ Dựa vào bảng sự thật của cổng NAND suy ra trờng hợp là khi cả A, Bđồng thời bằng 0 thì Y= 1, và khi A=1, B= 1 thì Y= 0.

Sơ đồ minh họa:

+ Dựa vào bảng sự thật của cổng NOR suy ra:A= 0, B= 0  Y= 1

A= 1, B= 1 Sơ đồ minh hoạ:

- Cổng AND đợc thay thế bằng cổng NAND và cổng NOR Tơng tự nh các trờng hợptrên, dựa vào bảng sự thật:

+ Đầu ra của cổng AND: Y= A B, còn cổn NAND: Y'= A B  Y'= YSơ đồ minh họa:

+ Đầu ra của cổng NOR: Y'= A+ B Ta có Y= A B = A+ BSơ đồ minh họa:

- Cổng OR đợc thay bằng cổng NAND và cổng NOR + Biểu thức cổng OR: Y= A+ B

Ta có: Y= A+ B = A BSơ đồ minh họa:

AB

+ Y= A+ B = A+ B

chơng ii: mạch logic tổ hợp I Đặc điểm cơ bản của mạch tổ hợp

Trong mạch số, mạch tổ hợp là mạch mà trị số ổn đinh của tín hiệu ra ở thời điểm bấtkỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm trớc đó Trong mạch tổ hợp,trạng thái mạch điện trớc thời điểm xét – trớc khi có tín hiệu đầu vào – không ảnh hởng đếntín hiệu đầu ra Đặc điểm cấu trúc mạch tổ hợp là đợc cấu trúc từ các cổng logic.

II Ph ơng pháp biểu diễn và phân tích chức năng logic

1 Ph ơng pháp biểu diễn chức năng logic

Các phơng pháp thờng dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm sốlogic, bảng chân lý, sơ đồ logic, bảng Karnaugh, cũng có thể biểu diễn bằng đồ thị thời giandạng sóng.

Đối với vi mạch cỡ nhỏ (SSI) thờng biểu diễn bằng hàm logic Đối với cỡ vừa, thờngbiểu diễn bằng bảng chân lý, hay là bảng chức năng Bảng chức năng dùng hình thức liệt kê, vớimức logic cao (H) và mức logic thấp (L), để mô tả quan hệ logic giữa tín hiệu đầu ra với tín hiệuđầu vào của mạch điện đang xét Chỉ cần thay giá trị logic cho trạng thái trong bảng chức năngthì ta có bảng chân lý tơng ứng.

… là các đầu vào và hàm số Y là các đầu ra Một

Zm= fm(x1, x2, … là các đầu vào và hàm số Y là các đầu ra Một, xn)

Cũng có thể viết dới dạng đại lợng vectơ nh sau:Z= F(X)

Mạch tổ hợp

Hình II.II.1 - Sơ đồ khối mạch tổ hợp

+ Rút gọn: khi cần thiết thì rút gọn đến tối thiểu biểu thức ở trên bằng phơng pháp đạisố hay phơng pháp hình vẽ.

+ Vẽ bảng sự thật: khi cần thiết thì tìm ra bảng sự thật bằng cách tiến hành tính toán cácgiá trị hàm logic tín hiệu đầu ra tơng ứng với tổ hợp có thể của các giá trị tín hiệu đầu vào.

III Ph ơng pháp thiết kế logic mạch tổ hợp

Phơng pháp thiết kế logic là các bớc cơ bản tìm ra sơ đồ mạch điện logic từ yêu cầu vànhiệm logic đã cho.

Hình II.III.1 là quá trình thiết kế nói chung của mạch tổ hợp, trong đó bao gồm bốn ớc chính:

b-1 Phân tích yêu cầu:

Yêu cầu nhiệm vụ của vấn đề logic thực có thể là một đoạn văn, cũng có thể là bàitoán logic cụ thể Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm sốđầu ra và mối quan hệ logic giữa chúng với nhau Muốn phân tích đúng thì phải tìm hiểu xemxét một cách sâu sắc yêu cầu thiết kế, đó là một việc khó nhng quan trọng trong vấn đề thiết kế.2 Vẽ bảng chân lý:

Nói chung, đầu tiên chúng ta liệt kê thành bảng về quan hệ tơng ứng nhau giữa trạngthái tín hiệu đầu vào với trạng thái hàm số đầu ra Đó là bảng kê yêu cầu chức năng logic gọi tắtlà bảng chức năng Tiếp theo, ta thay giá trị logic cho trạng thái, tức là dùng các số 0 và 1 biểudiễn các trạng thái tơng ứng của đầu vào và đầu ra Kết quả, ta có bảng giá trị thức logic, gọi tắtlà bảng chân lý Đó chính là hình thức đại số của yêu cầu thiết kế Cấn lu ý rằng từ một bảngchức năng có thể đợc bảng sự thật khác nhau nếu thay giá trị logic khác nhau (tức là quan hệlogic giữa đầu ra với đầu vào cũng phụ thuộc việc thay giá trị).

3 Tiến hành tối thiểu hoá:

Nếu biến số ít (dới 6 biến), thì thờn dùng phơng pháp bảng Karnaugh Còn nếu biến sốtơng đối nhiều thì dùng phơng pháp đại số.

ơng pháp Karnaugh:

Việc sắp xếp các biến trên bảng mintec sao cho các ô đứng cạnh nhau đợc biểu diễnbằng bộ giá trị chỉ cách nhau 1 bit Cơ sở của phơng pháp Karnaugh dựa trên tính chất nuốt củahàm số logic, nghĩa là:

A B + A B = A( B + B ) = A 1 = A

Chơng III: mạch đếm I Đại c ơng về mạch đếm

logic Tối thiểu hoá

Hình II.III.1 – Các b ớc thiết kế mạch logic tổ hợp

Mạch đếm (hay đầy đủ hơn là mạch đếm xung) là một hệ logic dãy đợc tạo thành từ sựkết hợp của các Flip – Flop Mạch có một đầu vào cho xung đếm và nhiều đầu ra Những đầura thờng là các đầu ra Q của các FF Vì Q chỉ có thể có hai trạng thái là 1 và 0 cho nên sự sắpxếp các đầu ra này cho phép ta biểu diễn kết quả dới dạng một số hệ hai có số bit bằng số FFdùng trong mạch đếm.

Trên hình III.II.1 là dạng tổng quát của một mạch đếm dùng bốn FF Mỗi lần có xungnhịp đa vào, các FF sẽ đổi trạng thái cho những số hệ 2 khác nhau, nh: 1101 (QA=1, QB= 0, QC=1, QD= 1), 0110, 1000, v.v… là các đầu vào và hàm số Y là các đầu ra Một

Điều kiện cơ bản để một mạch đợc gọi là mạch đếm là nó có các trạng thái khác nhaumỗi khi có xung nhịp vào Ta thấy rằng mạch nh hình trên là thoả mãn đợc điều kiện này Nhngvì số FF xác định nên số trạng thái khác nhau tối đa của mạch bị giới hạn, nói cách khác, sốxung đếm đợc bị giới hạn Số xung tối đa đếm đợc gọi là dung lợng của mạch đếm Nếu cứ tiếptục kích xung khi đã tới giới hạn thì mạch sẽ trở về trạng thái ban đầu (chẳng hạn là: 0000), tứclà mạch có tính chất tuần hoàn.

Có nhiều phơng pháp kết hợp các FF cho nên có rất nhiều loại mạch đếm Tuy nhiênchúng ta có thể sắp xếp chúng vào ba loại mạch chính là: mạch đếm hệ 2, mạch đếm BCD,mạch đếm modul M.

+ Mạch đếm hệ 2: là loại mạch đếm trong đó các trạng thái của mạch đợc trình bày ới dạng số hệ 2 tự nhiên Một mạch đếm hệ 2 sử dụng n FF sẽ có dung lợng đếm là 2n.

d-+ Mạch đếm BCD: thờng dùng 4 FF, nhng chỉ cho 10 trạng thái khác nhau để biểudiễn các số hệ 10 từ 0 đến 9 Trạng thái của mạch đợc trình bày dới dạng mã BCD nh BCD 8421hoặc BCD 2421, v.v… là các đầu vào và hàm số Y là các đầu ra Một

+ Mạch đếm modul M: có dung lợng là M với M là số nguyên dơng bất kỳ Vì thếmạch đếm loại này có rất nhiều dạng khác nhau Mạch thờng dùng cổng logic với FF và cáckiểu hồi tiếp đặc biệt để có thể trình bày kết quả dới dạng số hệ 2 hay dới dạng mã nào đó.

Về chức năng của mạch đếm, ngời ta phân biệt:

+ Các mạch đếm lên (Up Counter), hay còn gọi là mạch đếm cộng, mạch đếm thuận.+ Các mạch đếm xuống (Down Counter), hay còn gọi là mạch đếm trừ, mạch đếmngợc.

+ Các mạch đếm lên – xuống (Up – Down Counter), hay còn gọi là mạch đếm hỗnhợp, mạch đếm thuận nghịch.

+ Các mạch đếm vòng (Ring Counter)

Về phơng pháp đa xung nhịp vào mạch đếm, ngời ta phân ra:

+ Phơng pháp đồng bộ: trong phơng pháp này, xung nhịp đợc đa đến các FF cùng mộtlúc.

+ Phơng pháp không đồng bộ: trong phơng pháp này, xung nhịp chỉ đa đến một FF,rồi các FF tự kích lẫn nhau.

Một tham số quan trọng của mạch đếm là tốc độ tác động của mạch đếm Tốc độ nàyđợc xác định thông qua hai tham số khác là:

+ Tần số cực đại của dãy xung mà bộ đếm có thể đếm đợc.

+ Khoảng thời gian thiết lập của mạch đếm tức là khoảng thời gian từ khi đa xung đếmvào mạch cho đến khi thiết lập xong trạng thái trong của bộ đếm tơng ứng với xung đầu vào.

Các FF thờng dùng trong mạch đếm là loại RST và JK dới dạng bộ phận rời hay dạngtích hợp.

Nh trên ta đã biết là có nhiều loại bộ đếm, nhng ở đây ta chỉ xét đến bộ đếm hệ 2.

Tín hiệu tại các đầu ra của các FF đợc biểu diễn trên hình III.II.2:

- Mỗi trạng thái là một số hệ2 tự nhiên tơng ứng với số lần kíchthích.

- B hay C đổi mức logic khiFF đứng trớc nó chuyển từ mức 1xuống 0.

- Mạch đếm đợc 8 xung (8=23, với 3 là số FF) và tự động trả vềtrạng thái khởi đầu 000.

- Đây là mạch đếm lên vì kếtquả dới dạng hệ 2 tăng dần theo sốxung đếm.

FF A

FF B

FF CXung

Hình III.II.1 – Sơ đồ mạch đếm hệ 2 kích thích không đồng bộ

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0Bảng trạng thái logic

8Hình III.II.3 – Mạch đếm hệ 2 kích thích đồng

FF A

FF B

FF C

C1010101010

(b)

chơng IV: Mạch giải mã

1 Định nghĩa mạch giải mã

Mạch giải mã là mạch là mạch logic có nhiều đầu vào Ai và nhiều đầu ra Fj , trong đó,một hoặc một số đầu ra Fj nào đó sẽ có mức logic 1 ứng với một tổ hợp tín hiệu nhất định trêncác đầu vào Ai, thờng gọi là các đầu vào địa chỉ.

ở đây, ta chỉ xét đến mạch giải mã 2 – 10, là loại mạch giải mã thông dụng nhất

3 Mạch giải mã 2 – 10

Giả sử có nhóm mã k chữ số hệ 2, N= 2k là số tổ hợp mã có đợc Trên hình IV.3.1 biểudiễn một bộ giải mã 2-10 có 2k đầu vào ký hiệu từ A0, A0 đến Ak-1, Ak-1 và N đầu ra ký hiệu từF0 đến Fn-1 Có thể thấy rằng, mỗi đầu ra Fi sẽ nhận một giá trị logic 1 ứng với một mintec mixác định của k biến đầu vào Các đầu ra còn lại đều có giá trị logic 0 Nh vậy, mạch giải mã 2-10 có tính chất của một hàm AND, và một cách có thể biểu diễn bộ giải mã bằng bộ phơng trìnhsau:

F0= Ak-1.Ak-2… là các đầu vào và hàm số Y là các đầu ra MộtA1.A0F1= Ak-1.Ak-2… là các đầu vào và hàm số Y là các đầu ra MộtA1.A0

… là các đầu vào và hàm số Y là các đầu ra Một

GIải mã

Giải mã 2-10A

Hình IV.3.1 – Bộ giải mã 10

2-FN-2= Ak-1.Ak-2… là các đầu vào và hàm số Y là các đầu ra MộtA1.A0FN-1= Ak-1.Ak-2… là các đầu vào và hàm số Y là các đầu ra MộtA1.A0

Ngoài hệ phơng trình trên, ngời ta còn có thể sử dụng một dạng khác gọi là bảng chânlý của mạch để biểu diễn mạch giải mã.

Để minh hoạ, chúng ta xét mạch giải mã 2-10 có ba biến đầu vào Bộ giải mã này cóbảng chân lý nh sau:

Có thể thiết kế mạch giải mã này theo sơ đồ nh trên hình IV.3.2 Về phơng diện kỹthuật, ngời ta thờng thực hiện các phần tử AND trên hình IV.3.2 theo phơng pháp RDL(Resistor Diode Logic) nh trên hình IV.3.3 Dạng kết cấu nh trên hình IV.3.3 gọi là dạng kết cấuma trận vuông Số phần tử AND độc lập với nhau là 2k, do đó, số diode cần dùng là: Q= k.2k

7= A2.A

F6= A

F5= A

F4= A

F3= A

F2= A

F1= A

F0= A

A2 A

2 A1 A

1 A0 A

Hình IV.3.3 – Thực hiện bộ giải mã 2-10 theo ph ơng pháp RDL

Chơng V: Mạch tạo dao động

Mạch tạo dao động là mạch đa hài tự dao động có hai trạng thái không ổn định Mạchliên tiếp tự chuyển từ trạng thái này sang trạng thái khác mà không cần một tín hiệu nào từ bênngoài Mạch dao động thờng dùng để tạo ra các sóng vuông hoặc xung nhịp.

ở đây ta xét mạch đa hài tự dao động dùng cổng CMOS:

+ Đặc tính vào-ra của cổng CMOSđợc cho nh hình V.2.

+ Các diode bảo vệ đầu vào là lý ởng, nghĩa là các diode này cắt ở 0Vbỏ qua trở kháng đầu ra của cáccổng và khi chúng dẫn thì điện áprơi trên chúng là có thể bỏ qua đợc.

t-+ Trở kháng đầu ra của các cổngbằng 0.

Với các giả thiết đã đơn giản hoánh trên, rõ ràng là U và U2o là bùnhau, khi U ở USS thì U2o ở 0V vàngợc lại Bây giờ giả sử rằng, U1icao hơn Ucđ, lúc đó, U ở 0V và U2o ởtrị số cố định USS, vì vậy U1i tiệmcận dần về phía 0V Khi U1i đạt đếnUcđ thì U sẽ thay đổi đột ngột lênđến USS và U2o sẽ thay đổi đột ngộtvề 0V Sự thay đổi đột ngột của U2osẽ truyền đến U1i thông qua tụ C Vìtác động khoá của các diode bảo vệở đầu vào G1 mà đỉnh hớng xuốngcủa U1i sẽ bị giới hạn ở 0V Bây giờU1i thấp hơn Ucđ và tiệm cận về phíaUSS là điện áp ở U.

Nhìn chung, sẽ có một sự chuyểnmạch lên xuống theo chu kỳ giữaU2o, U và U1i nh đợc biểu diễn bằngcác dạng sóng lý tởng nh trên hìnhV.3 Dĩ nhiên là thao tác mạchkhông phụ thuộc vào Ucđ có giá trịbằng USS / 2 Tuy vậy, nếu UcđUSS / 2 thì dạng sóng sẽ không đốixứng, nghĩa là T1  T2.

Hình V.1 – Mạch đa hài tự dao động dùng cổng CMOS

U0

0 Ui U

Hình V.2 - Đặc tính vào ra lý t ởng của cổng CMOS

T = USS/2

Hình V.3 – Dạng sóng

chơng VI: Bộ nhớ

Bộ nhớ là thiết bị dùng để lu trữ thông tin, tạm thời hoặc lâu dài, nh các con số trongcác phép toán của quá trình tính toán khi máy tính làm việc, chơng trình điều khiển máy tính,v.v… là các đầu vào và hàm số Y là các đầu ra Một Có nhiều loại bộ nhớ nh bộ nhớ bán dẫn, bộ nhớ dùng vật liệu từ … là các đầu vào và hàm số Y là các đầu ra Một nhng ở đây chúng tachỉ tìm hiểu những khái niệm cơ bản về hai loại bộ nhớ bán dẫn là RAM và ROM.

1 Bộ nhớ RAM

Thuật ngữ RAM là viết tắt của các từ Random Access Memory, dịch ra là bộ nhớ truy

cập ngẫu nhiên, có nghĩa là có thể truy cập đến bất kỳ ô nhớ nào với cùng tốc độ và khả năngnh nhau Đó là bộ nhớ bán dẫn có thể ghi đọc đợc, thờng đợc dùng trong các thiết bị tính toánđể lu trữ các kết quả trung gian hay kết quả tạm thời trong khi thực hiện các chơng trình điềukhiển.

Hiện nay, có hai loại công nghệ chế tạo RAM là dùng Transistor lỡng cực và loại dùngMOSFET.

- Bộ nhớ RAM dùng transistor lỡng cực lấy FF làm đơn vị nhớ cơ bản nên tốc độ truycập rất cao.

- Bộ nhớ RAM dùng MOSFET đợc chia thành hai loại:

+ Loại tĩnh (Static) cũng lấy FF làm đơn vị nhớ cơ bản.

+ Loại động (Dynamic) lợi dụng điện dung ký sinh của cực cổng đểchứa dữ liệu.

Các đơn vị nhớ chỉ lu giữ đợc thông tin khi có nguồn nuôi Vì vậy, bộ nhớ RAM thờngchỉ dùng để lu giữ thông tin tạm thời khi máy tính hoạt động, muốn lu giữ đợc thông tin lâu dàithì phải có nguồn nuôi dự phòng.

Một chip nhớ có rất nhiều ô nhớ, mỗi ô nhớ lại gồm nhiều đơn vị nhớ (thờng là 8 đơnvị nhớ), mỗi đơn vị nhớ thì nhớ đợc một bit, nh vậy, một ô nhớ thờng nhớ đợc 8 bit (bằng 1byte) Dung lợng của một chip nhớ đợc tính bằng số bit mà nó nhớ đợc Ví dụ, một chíp nhớdung lợng 16384 bit = 2048 byte sẽ có 16384/ 8 = 2048 ô nhớ.

Để tạo ra các chip nhớ có dung lợng lớn, ngời ta sắp xếp các ô nhớ thành một ma trận.Một ô nhớ gồm 8 đơn vị nhớ, các ô nhớ đợc nối chung với các đờng dẫn dữ liệu từ D0 đến D7.Một chip nhớ sẽ có các đờng địa chỉ, trong đó sẽ có một số đợc nối với bộ giải mã cột, số còn lạiđợc đa vào bộ giải mã hàng Đầu ra của bộ giải mã hàng-cột sẽ chỉ ra ô nhớ cần đọc ghi thôngtin Số đầu vào địa chỉ = log 2 (Số ô nhớ).

Khi có tín hiệu đọc thì cùng một lúc, thông tin từ 8 đơn vị nhớ trên một ô nhớ đợc chọnsẽ đợc đa lên 8 đờng dẫn dữ liệu Quá trình nghi thông tin diễn ra ngợc lại với quá trình đọc.

Hình VI.1.1 trình bày một ma trận nhớ 65536bit =(128 hàng) x (64 cột) x (8 bit)Có 13 đầu vào địa chỉ từ A0 đến A12, 7 địa chỉ đầu A0  A6 đợc đa vào bộ giải mã hàng  sốhàng là: 27 = 128, 6 địa chỉ còn lại A7  A12 đa vào bộ giải mã cột  26 = 64 cột Một ô nhớ có8 bit, vì vậy có 8 đầu ra dữ liệu từ D0 đến D7.

Hình VI.1.2 là sơ đồ biểu diễn một IC RAM với các đờng tín hiệu sau:+ Các tín hiệu địa chỉ: A0  Ai.

+ Các tín hiệu dữ liệu D0  Dk.+ Tín hiệu chọn chip: CS+ Tín hiệu cho phép đọc: OE+ Tín hiệu cho phép ghi: W

13Bộ

giải mã hàng

Bộ giải mã cột

0 1 63A

A7 A

8 A12Ô nhớ