1. Trang chủ
  2. » Luận Văn - Báo Cáo

NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II

97 1,4K 10

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 97
Dung lượng 4,13 MB

Nội dung

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆNĐIỆN TỬ BỘ MÔN ĐIỆN TỬ o0o LUẬN VĂN TỐT NGHIỆP ĐẠI HỌC NHẬN DIỆN BIỂN SỐ XE BẰNG KIT DE2 DÙNG NIOS II GVHD: THS.HỒ TRUNG MỸ SVTH: DƯƠNG THIÊN LÝ MSSV: 40901520 TP. HỒ CHÍ MINH, THÁNG 12 NĂM 2013 ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM TRƯỜNG ĐẠI HỌC BÁCH KHOA Độc lập – Tự do – Hạnh phúc. Số: ______ /BKĐT Khoa: ĐiệnĐiện tử Bộ Môn: Điện Tử NHIỆM VỤ LUẬN VĂN TỐT NGHIỆP 1. HỌ VÀ TÊN : MSSV: 2. NGÀNH: ĐIỆN TỬ - VIỄN THÔNG LỚP : 3. Đề tài: 4. Nhiệm vụ (Yêu cầu về nội dungsố liệu ban đầu): 5. Ngày giao nhiệm vụ luận văn: 6. Ngày hoàn thành nhiệm vụ: 7. Họ và tên người hướng dẫn: Phần hướng dẫn Nội dung và yêu cầu LVTN đã được thông qua Bộ Môn. Tp.HCM, ngày… tháng… năm 20 CHỦ NHIỆM BỘ MÔN NGƯỜI HƯỚNG DẪN CHÍNH PHẦN DÀNH CHO KHOA, BỘ MÔN: Người duyệt (chấm bộ): Đơn vị: Ngày bảo vệ : Điểm tổng kết: Nơi lưu trữ luận văn: Lời cảm ơn GVHD: i LỜI CẢM ƠN Trong quá trình thực hiện luận văn tốt nghiệp này em đã nhận được nhiều sự giúp đỡ từ giảng viên hướng dẫn – người đã cung cấp cho em những tài liệu quý báu. Vì vậy em xin chân thành cảm ơn thầy Hồ Trung Mỹ đã đề xuất và hướng dẫn em thực hiện đề tài này Em cũng gửi lời cám ơn tới tất cả thầy cô trong khoa Điện, đặc biệt là bộ môn điện tử, trường đại học Bách Khoa Hồ Chí Minh đã tận tình hướng dẫn em trong 4 năm học vừa qua, giúp em có đủ kiến thức và kinh nghiệm để thực hiện đề tài tốt nghiệp lần này. Em xin gửi lời cám ơn tới gia đình – chỗ dựa vững chắc cho em trong những lúc khó khăn và tạo điều kiện tốt nhất để em học tập. Em đã tham khảo rất nhiều bài viết (được liệt kê trong danh mục tham khảo) trên mạng internet về đề tài này, cũng như các đề tài liên quan trong lĩnh vực xử lý ảnh. Em xin chân thành cám ơn tác giả các bài viết đó. Bài báo cáo này cũng xem như là sự tổng hợp kinh nghiệm mà em tích lũy được trong quá trình đọc và thực hành các giải thuật. Biên Hòa, ngày 24 tháng 12 năm 2013 . Sinh viên Luận văn tốt nghiệp GVHD: THS. Hồ Trung Mỹ ii TÓM TẮT LUẬN VĂN Luận văn này trình bày về đề tài: “NHẬN DIỆN BIỂN SỐ XE BẰNG KIT DE2 DÙNG NIOS II” Việc thực hiện luận văn bao gồm hai phần chính: Sử dụng các thư viện trong SOPC Builder để xây dựng phần cứng cho chương trình. CPU xử lý sử dụng NIOS II Viết code C để thực hiện chương trình nhận diện biển số xe trên core NIOS II. Luận văn tốt nghiệp GVHD: THS. Hồ Trung Mỹ iii MỤC LỤC 1. GIỚI THIỆU 1 1.1. Tổng quan 1 1.2. Tình hình nghiên cứu trong và ngoài nước 1 1.3. Nhiệm vụ luận văn 1 2. LÝ THUYẾT 2 2.1. Chương 1: SOPC Builder và Nios II Software Build tool for Eclipse 2 SOPC Builder: 2 Các bước thiết kế một hệ thống SOPC builder 7 Nios II Software Build Tools for Eclipse: 12 2.2. Chương 2: Các kỹ thuật xử lý ảnh 18 Mô hình ảnh màu RGB: 18 Ảnh xám (gray image): 19 Định dạng ảnh BMP: 20 Phát hiện cạnh: 22 Biến đổi Hough: 25 Xoay ảnh: 27 Resize ảnh: 30 Phương pháp SVM: 34 Bài toán nhận diện chữ quang học: 38 3. THIẾT KẾ VÀ THỰC HIỆN PHẦN CỨNG 47 3.1. Yêu cầu thiết kế 47 3.2. đồ khối tổng quát của hệ thống: 48 Giải thích đồ: 48 Luận văn tốt nghiệp GVHD: THS. Hồ Trung Mỹ iv 3.3. Chi tiết thiết kế: 50 CPU: 50 Clock Signal 51 Character buffer for VGA display 51 Pixel Buffer 52 Pixel Buffer DMA Controller 52 RGB Resampler 53 Scaler 53 Alpha Blender 54 Dual Clock FIFO: 54 VGA Controller 55 Jtag Uart 56 SDRAM Controller 56 Giao tiếp bộ nhớ Flash: 57 Parallel Port 59 16x2 Character Display 60 3.4. Kết quả thiết kế hệ thống: 62 4. THIẾT KẾ VÀ THỰC HIỆN PHẦN MỀM 63 4.1. Yêu cầu đặt ra cho phần mềm 63 4.2. Phân tích 63 Load ảnh 63 Tiền xử lý 69 Tách biển số: 69 Nhận dạng ký tự 72 Giao diện người dùng: 74 Luận văn tốt nghiệp GVHD: THS. Hồ Trung Mỹ v 5. KẾT QUẢ THỰC HIỆN 78 5.1. Cách thức đo đạc, thử nghiệm 78 5.2. Giải thích và phân tích về kết quả thu được 78 Kết quả thu được: 78 Khuyết điểm của đề tài 79 6. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 80 6.1. Kết luận 80 6.2. Hướng phát triển 80 7. TÀI LIỆU THAM KHẢO 81 8. PHỤ LỤC 83 Luận văn tốt nghiệp GVHD: THS. Hồ Trung Mỹ vi DANH SÁCH HÌNH MINH HỌA Hình 2-1 Ví dụ về một hệ thống Nios thực hiện trên kit DE2 bằng SOPC builder. 3 Hình 2-2 đồ block diagram của core Nios II 4 Hình 2-3 Tổ chức bộ nhớ và I/O của Nios II 5 Hình 2-4 Các phiên bản của NIOS II 7 Hình 2-5 Các bước thiết kế hệ thống SOPC 7 Hình 2-6 Các bước thiết kế hệ thống SOPC 8 Hình 2-7 Các bước thiết kế hệ thống SOPC 9 Hình 2-8 Các bước thiết kế hệ thống SOPC 9 Hình 2-9 Các bước thiết kế hệ thống SOPC 10 Hình 2-10 Các bước thiết kế hệ thống SOPC 10 Hình 2-11 Các bước thiết kế hệ thống SOPC 11 Hình 2-12 Các bước thiết kế hệ thống SOPC 11 Hình 2-13 Các bước thiết kế hệ thống SOPC 12 Hình 2-14 Các bước thực hiện Nios II Software 13 Hình 2-15 Các bước thực hiện Nios II Software 14 Hình 2-16 Kết quả biên dịch chương trình Nios Demo 15 Hình 2-17 Đổ chương trình đã biên dịch từ Quartus xuống FPGA 16 Hình 2-18 Kết quả chạy chương trình Nios 17 Hình 2-19 Minh họa mô hình màu RGB 18 Hình 2-20 Ảnh xám 20 Hình 2-21 Ảnh trước và sau khi phát hiện cạnh 22 Hình 2-22 b) Sobel. c)Prewitt. d) Robert. e)Laplacian. f)LoG 25 Hình 2-23 Ma trận ảnh và ma trận Hough 26 Hình 2-24 Minh họa việc xoay ảnh một góc a 27 Hình 2-25 Xoay điểm N quanh gốc O một góc a sẽ được điểm M 28 Hình 2-26 Kết quả xoay ảnh của phương pháp Forward Mapping 29 Hình 2-27 Các bước đổi tọa độ ảnh [4] 30 Hình 2-28 Ảnh ban đầu 33 Hình 2-29 Ảnh resize theo phương pháp điểm lân cận gần nhất 33 Hình 2-30 Ảnh resize theo phương pháp bilinear 34 Hình 2-31 Ảnh resize theo phương pháp bicubic 34 Hình 2-32 Giả sử có hai nhóm dữ liệu huấn luyện cần phân lớp biết trước  36 Hình 2-33 Câu hỏi đặt ra là siêu phẳng nào là tốt nhất? p1,p2 hay p3? 36 Hình 2-34 Xây dựng các siêu phẳng là lề của các lớp, các mẫu nằm trên lề là vector tựa (Support Vector) 37 Hình 2-35 Siêu phẳng phân lớp cách đều hai siêu phẳng lề. 37 Hình 2-36 Hình chiếu ngang và chiếu dọc của một đoạn ký tự. 43 Hình 2-37 a. OVR b.OVO c.DAG 45 Hình 3-1 đồ khối hệ thống được thiết kế bằng SOPC 48 Hình 3-2: chế độ màu của VGA 49 Luận văn tốt nghiệp GVHD: THS. Hồ Trung Mỹ vii Hình 3-3: Frame hình hiển thị lên VGA 49 Hình 3-4 Cách định địa chỉ cho pixel hiển thị 49 Hình 3-5 Thông số chọn CPU 50 Hình 3-6 Thông số cấu hình cho Clock Signals 51 Hình 3-7 Thông số cấu hình cho character buffer for VGA display 52 Hình 3-8 Thông số cấu hình cho SRAM Controller 52 Hình 3-9 Thông số cấu hình Pixel Buffer DMA Controller 53 Hình 3-10 Thông số cấu hình RGB Resampler 53 Hình 3-11 Thông số cấu hình Scaler 54 Hình 3-12 Thông số cấu hình Alpha Blender 54 Hình 3-13 Thông số cấu hình Dual Clock FIFO 55 Hình 3-14 Thông số cấu hình VGA Controller 55 Hình 3-15 Thông số cấu hình JTAG UART 56 Hình 3-16 Thông số cấu hình SDRAM Controller 57 Hình 3-17 Cấu hình khối Tristate Bridge 58 Hình 3-18 Cấu hình khối Flash Memory Interface 58 Hình 3-19 Thông số timing của CFI 59 Hình 3-20 Thông số cho Parallel Port kết nối với Slider Switches. 59 Hình 3-21 Thông số cấu hình cho Parallel Port kết nối với Buttons. 60 Hình 3-22 Thông số cấu hình cho khối giao tiếp LCD 61 Hình 3-23 Kết quả thiết kế SOPC của hệ thống 62 Hình 3-24 Địa chỉ các vùng nhớ của hệ thống 62 Hình 4-1 Các bước load ảnh vào bộ nhớ Flash. 64 Hình 4-2 Quá trình phân đoạn ký tự 73 Hình 4-3 Cách định địa chỉ mảng một chiều 74 Hình 4-4 Cách định địa chỉ trong character buffer 75 Hình 4-5 Địa chỉ các thanh ghi của LCD 76 Hình 4-6 Cách định địa chỉ vị trí trên màn hình LCD 76 Hình 5-1 Ảnh đầu vào 78 Hình 5-2 Ảnh chụp màn hình VGA sau khi nhận dạng 79 Luận văn tốt nghiệp GVHD: THS. Hồ Trung Mỹ viii DANH SÁCH BẢNG SỐ LIỆU Bảng 2-1 Định dạng file ảnh BMP 22 Bảng 4-1 mã lệnh của LCD 76 [...]... sự phức tạp hơn nữa 1.3 Nhiệm vụ luận văn Nội dung 1: Tìm hiểu cách sử dụng phần mềm “Quartus” và Nios II Software Build Tool for Eclipse” để thiết kế hệ thống SOPC trên vi xử lý NIOS Nội dung 2: Tìm hiểu các giải thuật xử lý ảnh căn bản Nội dung 3: Xây dựng hệ thống SOPC cho đề tài Nội dung 4: Thiết kế giải thuật cho quá trình nhận diện biển số xe Nội dung 5: Xây dựng phần mềm hoàn chỉnh cho hệ thống... lý ảnh trong nhiều lĩnh vực của cuộc sống: công nghệ thông tin, hệ thống nhúng Các nghiên cứu về hệ thống SOPC thường được ứng dụng để thử nghiệm hệ thống trước khi đi vào chế tạo thực tế Luận văn sử dụng các giải thuật xử lý ảnh cơ bản để nhận diện biển số xe trên hệ thống SOPC của ALTERA 1.2 Tình hình nghiên cứu trong và ngoài nước Đề tài: “ nhận diện biển số xe là đề tài không mới Nó đã được nghiên... thiết kế thêm các thành phần mới bằng ngôn ngữ HDL rồi đưa vào hệ thống SOPC 2 Luận văn tốt nghiệp GVHD: THS Hồ Trung Mỹ Hình 2-1 Ví dụ về một hệ thống Nios thực hiện trên kit DE2 bằng SOPC builder Các thành phần được thiết kế trên chip Cyclone II được gọi là on-chip Các thành phần phần như SRAM, SDRAM, Flash được gọi là bộ nhớ off-chip Giới thiệu về vi xử lý Nios II: Nios II là một bộ xử lý nhúng được... Processors >Nios II Processor , một cửa sổ mới hiện ra như hình 2-8  Đây là cửa sổ để chọn các thông số cho vi xử lý Nios II, ở đây em chọn phiên bản Nios đơn giản nhất là Nios II/ e Sau đó chọn Finish (Các tab ở phía sau có thể được điều chỉnh theo ý người dùng nếu cần)  Chọn bộ nhớ chương trình như hình 2-9 Rồi bấm Finish  Chọn thêm thành phần JTAG UART như hình 2-10 Sau đó bấm Finish  Trở lại mục Nios II. .. thông qua các thành phần trung gian đóng vai trò giao diện (interface) giữa core xử lý và bộ nhớ Tốc độ truy xuất của bộ nhớ offchip nhỏ hơn bộ nhớ on-chip Các phiên bản của core Nios II: Nios II /f : là bộ xử lý “fast” được thiết kế cho các ứng dụng hiệu suất cao Có những tùy chọn cấu hình cao mà không có trong các phiên bản Nios II còn lại Nios II/ s: là bộ xử lý “standard” được thiết kế với kích thước... ImageSize XpixelsPerM Size Thông thường là dùng BM Độ dài của toàn file BMP tính bằng bytes Giá trị thực tế phụ thuộc vào ứng dụng dùng để lưu ảnh Giá trị thực tế phụ thuộc vào ứng dụng dùng để lưu ảnh Giá trị Offset bắt đầu lưu Data của ảnh Kích thước của InfoHeader thường là =40 Chiều rộng của ảnh tính bằng pixel Chiều cao của ảnh tính bằng pixel Số mặt phẳng, thường =1 Số bit để biểu diễn một pixel: 1:... biển số xe là đề tài không mới Nó đã được nghiên cứu và hoàn thiện, đã được ứng dụng rộng rãi ở trong và ngoài nước Ứng dụng của đề tài: o Quản lý xe ra vào ở bãi giữ xe o Nhận diện biển số của xe vi phạm luật giao thông trên đường o Đưa vào hệ thống chặn xe ở các trạm thu phí o … Tuy đề tài không mới nhưng việc nghiên cứu các đề tài này trên hệ thống SOPC chưa nhiều Việc nghiên cứu thiết kế hệ thống... Altera Nios II kết hợp nhiều cải tiến hơn so với kiến trúc Nios ban đầu để phù hợp hơn với sự đa dạng của các ứng dụng nhúng: từ DSP tới hệ thống điều khiển Nios II có thể được sử dụng cho các cell ASIC tiêu chuẩn thông qua nhà cung cấp IP thứ ba, Synopsys Thông qua giấy phép (license), người thiết kế có thể xuất thiết kế Nios từ nền tảng FPGA sang sản xuất hàng loạt các thiết bị ASIC Nios II là thế... Trong đó thienly là tên hệ thống SOPC ta đã đặt ở bước đầu thiết kế SOPC  Save file và biên dịch Project này Nios II Software Build Tools for Eclipse: Viết phần mềm cho core xử lý Nios II cũng tương tự như các bộ xử lý nhúng khác Nios II Software Build Tools for Eclipse hay còn gọi là Nios II SBT for Eclipse là một môi trường phát triển để viết mã, biên dịch, nạp và debug chương trình cho bộ xử lý... (General Public License) dựa trên C/C++ và Nios II Software Build Tools (SBT) for Eclipse  Hiệu suất lên tới 250 DMIPS Cấu trúc core xử lý Nios II Hình 2-2 đồ block diagram của core Nios II Tổ chức bộ nhớ và I/O: Tổ chức bộ nhớ và I/O do người dùng tùy chỉnh nên nó khác nhau ở các thiết kế khác nhau 4 Luận văn tốt nghiệp GVHD: THS Hồ Trung Mỹ Một core xử lý Nios II dùng một hay nhiều cách dưới đây để . GVHD: THS. Hồ Trung Mỹ ii TÓM TẮT LUẬN VĂN Luận văn này trình bày về đề tài: “NHẬN DIỆN BIỂN SỐ XE BẰNG KIT DE2 DÙNG NIOS II Việc thực hiện. ĐIỆN TỬ o0o LUẬN VĂN TỐT NGHIỆP ĐẠI HỌC NHẬN DIỆN BIỂN SỐ XE BẰNG KIT DE2 DÙNG NIOS II GVHD: THS.HỒ TRUNG MỸ SVTH: DƯƠNG THIÊN

Ngày đăng: 08/01/2014, 01:48

Nguồn tham khảo

Tài liệu tham khảo Loại Chi tiết
[2] "Mô hình màu RGB," [Online]. Available: http://vi.wikipedia.org/wiki/M%C3%B4_h%C3%ACnh_m%C3%A0u_RGB Sách, tạp chí
Tiêu đề: Mô hình màu RGB
[3] Goccay, "[Xử lý ảnh] Xoay ảnh," 2012 4 13. [Online]. Available: http://goccay.vn/showthread.php?4601-Xu-ly-anh-Xoay-anh Sách, tạp chí
Tiêu đề: [Xử lý ảnh] Xoay ảnh
[4] G. Owen, "2D Rotation," 2 6 1999. [Online]. Available: http://www.siggraph.org/education/materials/HyperGraph/modeling/mod_tran/2drota.htm. [Accessed 2013] Sách, tạp chí
Tiêu đề: 2D Rotation
[5] "Support vector machine," Wikipedia, [Online]. Available: http://en.wikipedia.org/wiki/Support_vector_machine Sách, tạp chí
Tiêu đề: Support vector machine
[6] Altera, "Video IP Cores for Altera DE-Series Boards," Altera, 2012 Sách, tạp chí
Tiêu đề: Video IP Cores for Altera DE-Series Boards
[7] J. D. Bakos, Writer, Embedded Systems Video Out and Image Transformation. [Performance]. University of SouthCarolina Sách, tạp chí
Tiêu đề: Embedded Systems Video Out and Image Transformation
[8] "Cơ chế DMA," Wikipedia, [Online]. Available: http://vi.wikipedia.org/wiki/C%C6%A1_ch%E1%BA%BF_DMA Sách, tạp chí
Tiêu đề: Cơ chế DMA
[9] Altera, "Clock Signal for Altera DE-Series Boards," Altera, 2011 Sách, tạp chí
Tiêu đề: Clock Signal for Altera DE-Series Boards
[10] Altera, "Media Computer System for the Altera DE2 Board," Altera, 2010 Sách, tạp chí
Tiêu đề: Media Computer System for the Altera DE2 Board
[11] Altera, "Parallel Port for Altera DE-Series Boards," Altera, 2011 Sách, tạp chí
Tiêu đề: Parallel Port for Altera DE-Series Boards
[12] Altera, "16x2 Character Display for Altera DE2-Series Boards," Altera, 2011 Sách, tạp chí
Tiêu đề: 16x2 Character Display for Altera DE2-Series Boards
[14] P. A. Phương, “Một số phương pháp trích chọn đặc trưng hiệu quả cho bài toán nhận dạng chữ viết tay rời rạc,” Tạp chí khoa học Đại Học Huế, số 53, 2009 Sách, tạp chí
Tiêu đề: Một số phương pháp trích chọn đặc trưng hiệu quả cho bài toán nhận dạng chữ viết tay rời rạc,” "Tạp chí khoa học Đại Học Huế, số 53
[15] P. Breeuwsma, "Cubic interpolation," [Online]. Available: http://www.paulinternet.nl/?page=bicubic Sách, tạp chí
Tiêu đề: Cubic interpolation
[16] H. D. Hiệu, Đọc ảnh bitmap từ SD card hiển thị màn hình VGA trên kit DE2, Hồ Chí Minh: LVTN Kỹ sư, Đại học Bách Khoa TP.HCM, 2013 Sách, tạp chí
Tiêu đề: Đọc ảnh bitmap từ SD card hiển thị màn hình VGA trên kit DE2
[1] Altera, "Introduction to the Altera SOPC Builder Using Verilog Designs&#34 Khác

HÌNH ẢNH LIÊN QUAN

Hình 2-1 Ví dụ về một hệ thống Nios thực hiện trên kit DE2 bằng SOPC builder. - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 1 Ví dụ về một hệ thống Nios thực hiện trên kit DE2 bằng SOPC builder (Trang 13)
Hình 2-3 Tổ chức bộ nhớ và I/O của Nios II - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 3 Tổ chức bộ nhớ và I/O của Nios II (Trang 15)
Hình 2-7 Các bước thiết kế hệ thống SOPC - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 7 Các bước thiết kế hệ thống SOPC (Trang 19)
Hình 2-8 Các bước thiết kế hệ thống SOPC - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 8 Các bước thiết kế hệ thống SOPC (Trang 19)
Hình 2-11 Các bước thiết kế hệ thống SOPC - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 11 Các bước thiết kế hệ thống SOPC (Trang 21)
Hình 2-14 Các bước thực hiện Nios II Software - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 14 Các bước thực hiện Nios II Software (Trang 23)
Hình 2-15 Các bước thực hiện Nios II Software - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 15 Các bước thực hiện Nios II Software (Trang 24)
Hình 2-17 Đổ chương trình đã biên dịch từ Quartus xuống FPGA - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 17 Đổ chương trình đã biên dịch từ Quartus xuống FPGA (Trang 26)
Hình 2-21 Ảnh trước và sau khi phát hiện cạnh - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 21 Ảnh trước và sau khi phát hiện cạnh (Trang 32)
Hình 2-22   b) Sobel.  c)Prewitt.  d) Robert.  e)Laplacian. - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 22 b) Sobel. c)Prewitt. d) Robert. e)Laplacian (Trang 35)
Hình 2-26 Kết quả xoay ảnh của phương pháp Forward Mapping - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 26 Kết quả xoay ảnh của phương pháp Forward Mapping (Trang 39)
Hình 2-27 Các bước đổi tọa độ ảnh [4] - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 27 Các bước đổi tọa độ ảnh [4] (Trang 40)
Hình 2-35 Siêu phẳng phân lớp cách đều hai siêu phẳng lề. - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 2 35 Siêu phẳng phân lớp cách đều hai siêu phẳng lề (Trang 47)
Hình 3-1 Sơ đồ khối hệ thống được thiết kế bằng SOPC - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 1 Sơ đồ khối hệ thống được thiết kế bằng SOPC (Trang 58)
Hình 3-2: chế độ màu của VGA - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 2: chế độ màu của VGA (Trang 59)
Hình 3-5 Thông số chọn CPU - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 5 Thông số chọn CPU (Trang 60)
Hình 3-7 Thông số cấu hình cho character buffer for VGA display - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 7 Thông số cấu hình cho character buffer for VGA display (Trang 62)
Hình 3-8 Thông số cấu hình cho SRAM Controller - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 8 Thông số cấu hình cho SRAM Controller (Trang 62)
Hình 3-11 Thông số cấu hình Scaler - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 11 Thông số cấu hình Scaler (Trang 64)
Hình 3-12 Thông số cấu hình Alpha Blender - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 12 Thông số cấu hình Alpha Blender (Trang 64)
Hình 3-13 Thông số cấu hình Dual Clock FIFO - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 13 Thông số cấu hình Dual Clock FIFO (Trang 65)
Hình 3-15 Thông số cấu hình JTAG UART - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 15 Thông số cấu hình JTAG UART (Trang 66)
Hình 3-16 Thông số cấu hình SDRAM Controller - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 16 Thông số cấu hình SDRAM Controller (Trang 67)
Hình 3-17 Cấu hình khối Tristate Bridge - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 17 Cấu hình khối Tristate Bridge (Trang 68)
Hình 3-20 Thông số cho Parallel Port kết nối với Slider Switches. - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 20 Thông số cho Parallel Port kết nối với Slider Switches (Trang 69)
Hình 3-21 Thông số cấu hình cho Parallel Port kết nối với Buttons. - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 21 Thông số cấu hình cho Parallel Port kết nối với Buttons (Trang 70)
Hình 3-22 Thông số cấu hình cho khối giao tiếp LCD - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 22 Thông số cấu hình cho khối giao tiếp LCD (Trang 71)
Hình 3-23 Kết quả thiết kế SOPC của hệ thống - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 3 23 Kết quả thiết kế SOPC của hệ thống (Trang 72)
Hình 5-1 Ảnh đầu vào - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 5 1 Ảnh đầu vào (Trang 88)
Hình 5-2 Ảnh chụp màn hình VGA sau khi nhận dạng - NHẬN DIỆN BIỂN số XE BẰNG KIT DE2 DUNG NIOS II
Hình 5 2 Ảnh chụp màn hình VGA sau khi nhận dạng (Trang 89)

TỪ KHÓA LIÊN QUAN

w