BÁO CÁO đề án CUỐI KÌ MÔN ĐIỆN TỬ SỐ

TRƯỜNG ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH ĐẠI HỌC KHOA HỌC TỰ NHIÊN KHOA ĐIỆN TỬ - VIỄN THƠNG  BÁO CÁO ĐỀ ÁN CUỐI KÌ MƠN ĐIỆN TỬ SỐ ĐỀ BÀI: ĐỀ SỐ GV: Huỳnh Quốc Thịnh SVTH: Nguyễn Đức Quốc Bình - MSSV 20200140 Thành phố Hồ Chí Minh, ngày 10 tháng 10 , năm 2021 TRƯỜNG ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH ĐẠI HỌC KHOA HỌC TỰ NHIÊN KHOA ĐIỆN TỬ - VIỄN THÔNG  BÁO CÁO ĐỀ ÁN CUỐI KÌ MƠN ĐIỆN TỬ SỐ ĐỀ BÀI: ĐỀ SỐ GV: Huỳnh Quốc Thịnh SVTH: Nguyễn Đức Quốc Bình – MSSV : 20200140 Thành phố Hồ Chí Minh, ngày 10 tháng 10 , năm 2021 LỜI CẢM ƠN Em xin gửi lời cảm ơn đến quý thầy cô trường Đại học Khoa Học Tự Nhiên – Đại học Quốc gia Thành phố Hồ Chí Minh, quý thầy cô khoa Điện tử - Viễn thông tạo điều kiện để giúp em học tập suốt thời gian trường học trực tuyến, đặc biệt thầy Huỳnh Quốc Thịnh trực tiếp giảng dạy em môn Điện tử số Thầy hướng dẫn giúp đỡ em việc học hỏi thêm nhiều kiến thức bổ ích Qua giúp em nhận thức đầy đủ điều điện tử số, hiểu rõ linh kiện điện tử, mạch điện, nguyên tắc hoạt động ứng dụng chúng Để từ đó, em hoàn thành báo cáo Với giới hạn kiến thức thời gian, trình làm báo cáo, em khơng tránh khỏi thiếu sót Em hy vọng thơng qua nổ lực tìm hiểu, nghiên cứu làm mạch mình, em thầy đánh giá góp ý tận tình để giúp em rút nhiều kinh nghiệm hoàn thiện kiến thức MỤC LUC THIẾT KẾ VÀ MÔ PHỎNG DECODER SANG VỚI NGÕ VÀO LÀ C, B, A VÀ NGÕ RA LÀ Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 NGÕ VÀO TÍCH CỰC MỨC THẤP , NGÕ RA TÍCH CỰC MỨC THẤP 1.1 Sơ đồ khối 1.2 Các bước thiết kế 1.3 Sơ đồ logic 1.4 Kết mô 1.5 Nhận xét đánh giá kết thực 1.6 Đường link thiết kế THIẾT KẾ VÀ MƠ PHỎNG MẠCH CĨ U CẦU SAU: MẠCH ĐA HỢP SANG VỚI TÍN HIỆU CHO PHÉP ENABLA ENABLE TÍCH CỰC THẤP 2.1 Sơ đồ khối 2.2 Các bước thiết kế 2.3 Sơ đồ logic 2.4 Kết mô 2.5 Nhận xét đánh giá kết thực 2.6 Đường link thiết kế THIẾT KẾ VÀ MÔ PHỎNG MẠCH ĐẾM THẬP PHÂN ĐỒNG BỘ MẠCH ĐẾM LÊN DÙNG FLIP-FLOP JK 3.1 Sơ đồ khối 3.2 Các bước thiết kế 3.3 Sơ đồ logic 3.4 Kết mô 3.5 Nhận xét đánh giá kết thực 3.6 Đường link thiết kế THIẾT KẾ VÀ MÔ PHỎNG MẠCH ĐÈN QUẢNG CÁO LÀ MỘT MA TRẬN 8x8 HIỂN THỊ HIỆU ỨNG XOẮN ỐC TỪ NGOÀI VÀO TRONG PHẦN KẾT LUẬN DANH MỤC CÁC BẢNG Bảng 1.2: bảng trạng thái decoder sang Bảng 2.2: bảng trạng thái mạch đa hợp sang Bảng 3.2a: bảng trạng thái Flip- Flop JK Bảng 3.2b: J3 kmap Bảng 3.2c: K3 kmap Bảng 3.2d: J2 kmap Bảng 3.2e: K2 kmap Bảng 3.2f: J1 kmap Bảng 3.2g: K1 kmap PHẦN NỘI DUNG Thiết kế mô decoder sang với ngõ vào A, B, C ngõ Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 Ngõ vào tích cực mức thấp, ngõ tích cực mức thấp 1.1 Sơ đồ khối: A Y0 Y1 Y2 INPUT B DECODER Y3 TO Y4 OUTPUT Y5 Y6 C Y7 1.2 Các bước thiết kế Viết bảng trạng thái Viết biểu thức ngõ Vẽ sơ đồ logic Thiết kế mô mạch phần mềm Bảng trạng thái INPUT C 0 0 B 0 1 A 1 Y0 1 1 Y1 1 1 Y2 1 1 OUTPUT Y3 Y4 1 1 1 Y5 1 Y6 1 Y7 1 1 1 0 1 1 1 1 1 1 1 1 1 1 Bảng 1.2 Bảng trạng thái decorder sang 1 1 1 1 Biểu thức ngõ Y0 = A B´ C Y6 = A´ B´´ C 1.3 Sơ đồ logic Y1 = A B´ C´ Y7 = A´ B´´ C´ 1.4 Kết mô Y2 = A B´´ C Y3 = A B´´ C´ Y4 = A´ B´ C Y5 = A´ B´ C´ 1 1 1.5 Nhận xét đánh giá kết thực Mạch giả mã từ sang với ngõ vào C, B, A ngõ Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 Ngõ vào tích cực mức thấp, ngõ tích cực mức thấp chạy theo yêu cầu, hoàn thành 80% 1.6 Đường dẫn thiết kế https://tinyurl.com/yjthunfd 2.Thiết kế mô mạch có yêu cầu sau: Mạch đa hợp sang với tín hiệu cho phép Enable Bốn ngõ vào A3, A2, A1, A0, ngõ Y tín hiệu cho phép E Enable tích cực thấp 2.1 Sơ đồ khối A0 A1 Mạch đa hợp sang A2 Y A3 E S S1 2.2 Các bước thiết kế a b c d Viết bảng trạng thái Viết biểu thức ngõ Vẽ sơ đồ logic Thiết kế mô mạch phần mềm Bảng trạng thái Enable E 0 0 0 0 Selection Input S1 S0 x X 0 0 1 1 1 1 Input A0 x x X x X x x A1 x x X x x x x A2 x x x x x X x Bảng 2.2 Bảng trạng thái mạch đa hợp sang Biểu thức ngõ [ [ 2.3 Y 0= E´ S´1 S´0 A´ Y 0= E´ S´1 S´0 A ´ S S´ A´ Y 2= E ´ S S´0 A Y 2= E Sơ đồ logic [ [ ´ S´1 S A´ Y 1= E ´ S´1 S A Y 1= E ´ S S A´ Y 3= E ´ S S A Y 3= E A3 X x X X X X X Output Y 0 1 1 2.4 Kết mô 2.5 2.6 Nhận xét đánh giá thực Mạch đa hợp từ sang với tín hiệu cho phép enable ngõ A0, A1, A2, A3, ngõ y tín hiệu cho phép enable tích cực mức thấp chạy u cầu, hồn thành 80% Đường link thiết kế https://tinyurl.com/ye9zm2hx Thiết kế mô mạch đếm thập phân đồng Mạch đếm lên dùng Flip-flop JK 3.1 Sơ đồ khối 3.2 Các bước thiết kế a b c d e Vẽ bảng trạng thái Vẽ Kmap Viết biểu thức ngõ Vẽ sơ đồ logic mạch Thiết kế mô mạch phần mềm Bảng trạng thái Bảng 3.2a : Bảng trạng thái Flip-Flop JK Q3 0 0 0 0 1 Q2 0 0 1 1 0 Q1 0 1 0 1 0 Q0 1 1 Q3’ Q2’ Q1’ Q0’ 0 0 0 1 0 1 1 0 1 1 0 0 0 0 J3 0 0 0 X X K3 X X X X X X X X J2 0 X X X X 0 K2 X X X X 0 X X J1 X X X X 0 K1 X X X X X X J0 X X X X X K0 X X X X X Q3Q2 Q3Q2 00 01 11 00 01 11 10 00 X X X 10 Q1Q0 Q1Q0 00 0 X X 01 0 X X 01 X X X 11 X X 11 X X X X 10 X X X X 10 X X X x Kmap viết biểu thức ngõ Vẽ Bảng 3.2b : Kmap J3 J3 = Q1.Q0.Q2 Bảng 3.2c : Kmap K3 K3 = Q0 Q3Q2 Q3Q2 Q3Q2 00 01 11 10 Q1Q0 0000 0101 1111 1010 Q1Q0 Q1Q0 Bảng 00 x x 0000 xx x0 xx xx 01 x x 0101 xx x0 xx xx 11 x x 1111 1x 11 x 10 x x 1010 0x 00 xx x x 3.2d : Kmap J2 Bảng 3.2e: Kmap K2 J2 = Q1.Q0 K2 = Q1.Q0 x xx xx Q3Q2 00 01 11 10 00 0 x 01 1 x 11 x x x 10 x x x Q1Q0 x x 3.3 Sơ đồ logic 3.4 Kết mô Bảng 3.2f : Kmap J1 Bảng 3.2g : Kmap K1 J1 = Q´ 3.Q0 = Q0 Có J0 = K0 =1 K1 3.5 Nhận xét đánh giá thực Mạch đếm thập phân đồng sử dụng flip flop JK chạy yêu cầu, đánh giá hoàn thành 85% 3.6 Đường link thiết kế https://tinyurl.com/yj3r2aot