1. Trang chủ
  2. » Giáo Dục - Đào Tạo

KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)

53 57 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 53
Dung lượng 4,52 MB

Nội dung

ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (Surface Micromachining) NỘI DUNG GVHD: TS ĐẶNG VINH QUANG Nhóm trình bày: Nhóm 10 GIỚI THIỆU VỀ CƠNG NGHỆ QUY TRÌNH THỰC HIỆN CÁC VẤN ĐỀ TRONG CÔNG NGHỆ VI CƠ BỀ MẶT VI CƠ BỀ MẶT ĐA LỚP ỨNG DỤNG CÔNG NGHỆ VI CƠ BỀ MẶT Trương Minh Nhật Phạm Phú Quân Lê Quốc Tâm Nguyễn Văn Thắng Võ Quang Triểu Huỳnh Quang Tuyến Phan Thị Kim Yến CÔNG NGHỆ LIGA Tp HCM, 19 tháng 06 năm 2020 1719134 1719157 1719168 1719175 1719219 1719233 1719257 01 GIỚI THIỆU VỀ CÔNG NGHỆ VI CƠ BỀ MẶT Micromachining: Kỹ thuật chế tạo cấu trúc 3D 2D thang đo micromet Có cơng nghệ chủ yếu:  Vi khối ướt  Vi bề mặt  LIGA: Lithographie, Galvanoformung,  Abformung 01 GIỚI THIỆU VỀ CÔNG NGHỆ VI CƠ BỀ MẶT • Vi bề mặt kỹ thuật sử dụng để tạo MEMS • MEMS (Microelectromechanical systems) hệ thống điện tử • Kỹ thuật phủ lớp vật liệu hy sinh lớp đế, khắc (lithography) lên lớp vật liệu hy sinh để tạo hình cho lớp vật liệu cấu trúc sau ăn mòn (etching) lớp vật liệu hy sinh (sacrificial) để lại lớp vật liệu cấu trúc 01 GIỚI THIỆU VỀ CÔNG NGHỆ VI CƠ BỀ MẶT STT So sánh Vi khối ướt Vi bề mặt Vi khối ướt Vi bề mặt Được chế tạo cách khắc (lithography) Được chế tạo cách xây dựng lớp phần không mong muốn Wafer silicon lớp Vi khối ướt tạo cấu trúc lớn Tỷ lệ hình học - Kích thước bề mặt lớn Không bị hạn chế độ dày wafer nhiều so với chiều cao chiều cao bị giới hạn silicon, tỷ lệ hình học cao độ dày wafer silicon chế tạo cách sử dụng vi bề mặt Quá trình đơn dễ khống chế Thiết kế sản xuất mặt nạ phức tạp Không cần lớp hy sinh Bắt buộc phải có lớp hy sinh Quy trình tốn hao tổn vật liệu nhiều Q trình tốn kém, hao tổn vật liệu Khó tạo cá cấu trúc lớn 01 GIỚI THIỆU VỀ CÔNG NGHỆ VI CƠ BỀ MẶT So sánh Vi khối ướt Vi bề mặt STT Vi khối ướt Vi bề mặt ~ 5mm Kích thước thiết bị < 1mm ~ mm Fetures Size ~ mm ~ 100 mm Độ dày – mm 10 Tạo cấu trúc bên đế Cấu trúc Tạo cấu trúc bề mặt đế 01 GIỚI THIỆU VỀ CÔNG NGHỆ VI CƠ BỀ MẶT Quy trình xử lý đế  Phải sử dụng phương pháp làm đế để loại bỏ lớp Oxide trình trước để lại đế  Sử dụng plasma để làm đế trước phủ lớp lên bề mặt đế Người ta sử dụng khí chứa Flo CF4, SF6, NF3, CHF3 để plasma hóa 02 QUY TRÌNH THỰC HIỆN Figure Process flow the single-layer polysilicon surface micromachining Figure Basic surface micromachining process (a) Spacer layer deposition (b) Pattering of the spacer layer (c) Deposition of the microstructure layer (d) Patterning of desired structure (e) Stripping of the spacer layer resolves final structure   02 QUY TRÌNH THỰC HIỆN Bước 1: Biến tính bề mặt đế tạo lớp Oxide Bước 2: Phủ lớp Photo resit (lớp hy sinh Sacrificial) Oxide SiO2 Photo Resit Oxide SiO2 Si substrate Si substrate Bước 4: Lắng đọng lớp linh kiện tiếp tục khắc tạo thiết kế Bước 3: Khắc lớp hy sinh để tạo rãnh Photo Resit Oxide SiO2 Oxide Si substrate Si substrate 02 QUY TRÌNH THỰC HIỆN Bước 4: Lắng đọng lớp linh kiện (structure layer) • Phủ lớp vật liệu linh kiện lên lớp hy sinh CVD, PVD Poly-Si Cụ thể chế tạo phương pháp LPCVD áp suất 25 – 150 Pa, nhiệt độ 600oC • Lớp linh kiện thường sử dụng vật liệu silic đa tinh Si substrate thể • Bề dày lớp phủ là: 0.5 àm ã to c silic a tinh thể, phản ứng silan nhiệt phân sau: Si(poly) SiH4  Si + H2 • Ủ nhiệt N2 1050oC 02 QUY TRÌNH THỰC HIỆN Tính chất vật liệu silic đa tinh thể - Cấu tạo gồm đám hạt (grains) có định hướng ngẫu nhiên cấu trúc tinh thể ⇒ kích thước hạt tăng với chiều dày màng tạo + Ứng suất đàn hồi Young ~ 140 – 190 Gpa, + Sức bền đứt vỡ: ~ 2-3 Gpa, + Biến dạng đàn hồi ~ 0,5% - Tính tương thích với cơng nghệ chế tạo vi điện tử (IC Tech.) cao ⇒ dễ dàng tạo SiO2 phương pháp oxi hóa nhiệt - Tính chất nhiệt phụ thuộc kích thước hạt 10 04 VI CƠ BỀ MẶT ĐA LỚP (SMM with multiple layer) 4.1 MEMS CAP’s PolyMUMPs Process 39 • Tạo lớp SiO2 từ TEOS (tetraethoxysilane) với độ dày ~ μm – SACOX3 • Thực kỹ thuật mài CMP (chemical mechanical polishing) để giảm độ dày SACOX3 xuống ~ μm • Quang khắc định dạng lớp SACOX3 tạo hốc cấu trúc xuống đến lớp MMPOLY2, sau phủ Si lấp đầy hốc • Phủ lớp polysilicon – MMPOLY3 pha tạp (độ dày ~ μm) trực tieps lên bề mặt lớp SACOX3 • Tiếp tục qui trình với lớp SACOX3 MMPOLY4 04 VI CƠ BỀ MẶT ĐA LỚP (SMM with multiple layer) 4.1 MEMS CAP’s PolyMUMPs Process • Ăn mịn ướt để tạo cấu trúc cuối Các mẫu linh kiện tạo quy trình SUMMiT 40 04 VI CƠ BỀ MẶT ĐA LỚP (SMM with multiple layer) 4.1 MEMS CAP’s PolyMUMPs Process CMP - chemical mechanical polishing • Tạo bề mặt phằng đồng • Cần thiết cho chế tạo nhiều lớp • Giảm ứng suất • Gồm: - Wafer đánh bóng cách sử dụng bùn chứa Chất mài mòn silica (cỡ hạt 10-90nm) Tác nhân ăn mịn (ví dụ: HF lỗng) -Miếng đánh bóng: làm polyurethane, bề mặt đục lỗ trịn mm để giữ bùn 41 04 VI CƠ BỀ MẶT ĐA LỚP (SMM with multiple layer) 4.1 MEMS CAP’s PolyMUMPs Process  Hình thành điều kiện lắng đọng màng mỏng nhiệt độ cao màng nung ủ (annealing)  Thường loại trừ tồn khác biệt hệ số giãn nở nhiệt màng đế  Xét hệ màng mỏng – đế cứng điều kiện nhiệt độ cao làm nguội xuống nhiệt độ phịng Khi đó: 42 05 ỨNG DỤNG CÔNG NGHỆ VI CƠ BỀ MẶT Chế tạo Bộ xử lý trung trâm (CPU)    Trong CPU chứa hàng tỷ Transistor hay cịn gọi Bóng bán dẫn Số nanomet (nm) thường thấy kích thước transistor Kích thước nhỏ giảm mức điện tiêu thụ cải thiện sức mạnh CPU Để tạo CPU kích thước siêu nhỏ thường ứng dụng công nghệ vi bề mặt: khắc quang học với mặt nạ thiết kế sau loại bỏ lớp phụ trợ (hy sinh) Và đặc biệt chế tạo phòng với độ hạt kích thước 0.5 mm/10 lít khơng khí 43 05 ỨNG DỤNG CÔNG NGHỆ VI CƠ BỀ MẶT Chế tạo Bộ xử lý trung trâm (CPU)  Quy trình chế tạo gọi tắt tiến trình, tiến trình 7nm Xuất lần Kirin 980 Huawei 2018 Và AMD Ryzen 3900X  Với tiến trình 7nm ứng dụng Mechine Learning nhận diện 4500 hình/phút  Với tiến trình nhỏ socket CPU tăng (cao với 2066 chân kết nối tiến trình 10nm CPU Intel) 44 Giới thiệu công nghệ LIGA LIGA Lithographie (lithography), Galvanoformung (electroforming), and Abformung (molding) Định nghĩa: kỹ thuật quang khắc mạ điện dựa khuôn mẫu Thường dùng để tạo vi cấu trúc Giới thiệu công nghệ LIGA Ảnh SEM của kiến ​mang thiết bị vi mô LIGA Bức ảnh chọn làm trang bìa Science American vào tháng 11 năm 1992 (G Stix, Science American 267, (1992)) Giới thiệu công nghệ LIGA Phân loại: Gồm công nghệ chế tạo LIGA X-Ray LIGA Sử dụng tia x synchrochon tạo để tạo cấu trúc tỷ lệ khung hình cao UV LIGA Là phương pháp dễ tiếp cận hơn, sử dụng ánh sáng cực tím để tạo cấu trúc có khía cạnh tương đối thấp tỷ lệ Giới thiệu công nghệ LIGA Quá trình LIGA Expose        develop Electroform Deposit Expose Develop Electroform Planarize Strip Release Strip Release Giới thiệu công nghệ LIGa Sơ đồ kỹ thuật X-Ray Chế tạo PMMA quang khắc Giới thiệu công nghệ LIGa Ứng dụng     Tạo cấu trúc chi tiết cỡ micromet Chế tạo linh kiện MEMS (hệ vi điện tử) Tạo cảm biến vi mạnh điện Chế tạo linh kiện bánh siêu nhỏ … Giới thiệu cơng nghệ LIG Một số hình ảnh sản phẩm Tài liệu tham khảo 52  https://nptel.ac.in/content/storage2/courses/112108092/module2/lec10.pdf  https://www.tf.unikiel.de/matwis/afmdownload/mst_ws2018/surface_micromachini ng.pdf  http://mx.nthu.edu.tw/~yucsu/4810/Lec08.pdf  https://www.osti.gov/biblio/1117772  http://www.memscapinc.com/ data/assets/pdf_file/0019/1729/PolyMUMPs-DR-1 3-0.pdf  http://iecon02.us.es/ASIGN/SEA/MEMS3_PROC1_POLYMUMPS.pdf  https://sci-hub.tw/10.1115/IMECE2002-39258  https://www.youtube.com/watch?v=bor0qLifjz4  https://www.youtube.com/watch?v=4oQoZF_KRCc  https://www.sil-tronix-st.com/en/news/UV-LIGA Technology-from-Mimotec  https://www.sil-tronix-st.com/en/news/UV-LIGA-Technology-from-Mimotec  https://automation.net.vn/Cong-nghe-Ung-dung/Tong-quan-ve-cac-muc-thiet-ke-linhkien-MEMS.html THANKS! Any questions? Ask me here You can find me at ✘ 1719233@student.hcmus.edu.vn 53 ... CÔNG NGHỆ VI CƠ BỀ MẶT STT So sánh Vi khối ướt Vi bề mặt Vi khối ướt Vi bề mặt Được chế tạo cách khắc (lithography) Được chế tạo cách xây dựng lớp phần không mong muốn Wafer silicon lớp Vi khối... hao tổn vật liệu Khó tạo cá cấu trúc lớn 01 GIỚI THIỆU VỀ CÔNG NGHỆ VI CƠ BỀ MẶT So sánh Vi khối ướt Vi bề mặt STT Vi khối ướt Vi bề mặt ~ 5mm Kích thước thiết bị < 1mm ~ mm Fetures Size ~ mm ~...01 GIỚI THIỆU VỀ CÔNG NGHỆ VI CƠ BỀ MẶT Micromachining: Kỹ thuật chế tạo cấu trúc 3D 2D thang đo micromet Có cơng nghệ chủ yếu:  Vi khối ướt  Vi bề mặt  LIGA: Lithographie, Galvanoformung, 

Ngày đăng: 14/10/2021, 21:09

HÌNH ẢNH LIÊN QUAN

3 Tỷ lệ hình họ c- Kích thước bề mặt lớn hơn nhiều so với chiều cao vì chiều cao bị giới hạn bởi độ dày của wafer silicon. - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
3 Tỷ lệ hình họ c- Kích thước bề mặt lớn hơn nhiều so với chiều cao vì chiều cao bị giới hạn bởi độ dày của wafer silicon (Trang 4)
Hình 5. Sơ đồ pha tạp bằng phương pháp khuếch tán - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
Hình 5. Sơ đồ pha tạp bằng phương pháp khuếch tán (Trang 11)
Hình 6. Sơ đồ pha tạp bằng phương pháp cấy ion - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
Hình 6. Sơ đồ pha tạp bằng phương pháp cấy ion (Trang 12)
Bảng 1. Sự kết hợp giữa lớp linh kiện và lớp - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
Bảng 1. Sự kết hợp giữa lớp linh kiện và lớp (Trang 13)
Hình 1: Mẫu được xử lý ăn mòn ước trong dung dịch BHF nhầm loại bỏ lớp hy sinh PSG - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
Hình 1 Mẫu được xử lý ăn mòn ước trong dung dịch BHF nhầm loại bỏ lớp hy sinh PSG (Trang 17)
03 CÁC VẤN ĐỀ TRONG CÔNG NGHỆ VI CƠ BỀ MẶT - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
03 CÁC VẤN ĐỀ TRONG CÔNG NGHỆ VI CƠ BỀ MẶT (Trang 20)
Hình thành do địa hình chồng chéo của cấu trúc 3 chiều trong không gian hẹp Cản trở hoạt động của linh kiện như đan xen cơ hay đoản mạch…  - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
Hình th ành do địa hình chồng chéo của cấu trúc 3 chiều trong không gian hẹp Cản trở hoạt động của linh kiện như đan xen cơ hay đoản mạch… (Trang 20)
• Hình thành lực căng bề mặt trong quá trình bay hơi dung dịch sau ăn mòn, kéo các bề mặt - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
Hình th ành lực căng bề mặt trong quá trình bay hơi dung dịch sau ăn mòn, kéo các bề mặt (Trang 21)
• Hình thành trong quá - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
Hình th ành trong quá (Trang 27)
4.1 MEMS CAP’s PolyMUMPs Process - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
4.1 MEMS CAP’s PolyMUMPs Process (Trang 33)
• Exposed và tạo hình lớp oxide theo ý - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
xposed và tạo hình lớp oxide theo ý (Trang 33)
Giới thiệu về công nghệ LIG - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
i ới thiệu về công nghệ LIG (Trang 51)
Một số hình ảnh sản phẩm - KHOA KHOA HỌC VÀ CÔNG NGHỆ VẬT LIỆU CÔNG NGHỆ VI CƠ BỀ MẶT (surface micromachining)
t số hình ảnh sản phẩm (Trang 51)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN