Ứng dụng nén mã lệnh làm giảm công suất tiêu hao trong hệ thống nhúng sử dụng vi điều khiển

ĐẠI HỌC QUỐC GIA TP HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA TRẦN QUỐC BẢO TOÀN ỨNG DỤNG NÉN MÃ LỆNH LÀM GIẢM CÔNG SUẤT TIÊU HAO TRONG HỆ THỐNG NHÚNG SỬ DỤNG VI ĐIỀU KHIỂN Chuyên ngành : Kỹ Thuật Điện Tử Mã số: 60 52 70 LUẬN VĂN THẠC SĨ TP HỒ CHÍ MINH, tháng 1, năm 2013 CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA –ĐHQG -HCM Cán hướng dẫn khoa học : TS Lê Chí Thơng Chữ ký: …………… Cán chấm nhận xét : TS Trương Quang Vinh Chữ ký: ………… Cán chấm nhận xét : TS Hoàng Trang Chữ ký:…………… Luận văn thạc sĩ bảo vệ Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày 26 tháng 12 năm 2012 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: PGS TS Phạm Hồng Liên TS Lê Chí Thơng TS Đỗ Hồng Tuấn TS Hoàng Trang TS Trương Quang Vinh Xác nhận Chủ tịch Hội đồng đánh giá LV Trưởng Khoa quản lý chuyên ngành sau luận văn sửa chữa (nếu có) CHỦ TỊCH HỘI ĐỒNG TRƯỞNG KHOA ĐIỆN – ĐIỆN TỬ ĐẠI HỌC QUỐC GIA TP.HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự - Hạnh phúc NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: Trần Quốc Bảo Toàn MSHV: 09140029 Ngày, tháng, năm sinh: 28/04/1986 Nơi sinh: Quảng Ngãi Chuyên ngành: Kỹ Thuật Điện Tử Mã số : 60 52 70 I TÊN ĐỀ TÀI: Ứng Dụng Nén Mã Lệnh Làm Giảm Công Suất Tiêu Hao Trong Hệ Thống Nhúng Sử Dụng Vi Điều Khiển II NHIỆM VỤ VÀ NỘI DUNG : - Nghiên cứu kỹ thuật nén mã lệnh ứng dụng làm giảm công suất - Ứng dụng nén mã lệnh vào hệ thống nhúng sử dụng Vi Điều Khiển để làm giảm công suất tiêu hao hệ thống III NGÀY GIAO NHIỆM VỤ : 02/07/2012 IV NGÀY HOÀN THÀNH NHIỆM VỤ: 30/11/2012 V CÁN BỘ HƯỚNG DẪN : TS Lê Chí Thơng Tp HCM, ngày CÁN BỘ HƯỚNG DẪN (Họ tên chữ ký) tháng năm 20 CHỦ NHIỆM BỘ MÔN ĐÀO TẠO (Họ tên chữ ký) TRƯỞNG KHOA ĐIỆN-ĐIỆN TỬ (Họ tên chữ ký) Lời cảm ơn Tơi xin kính gửi lịng biết ơn chân thành đến TS Lê Chí Thơng, người tận tình giúp đỡ, hướng dẫn tạo điều kiện thuận lợi cho tơi hồn thành Luận Văn Thạc Sĩ Tôi xin chân thành cảm ơn q Thầy Cơ khoa Điện-Điện Tử tận tình truyền đạt cho kiến thức vô vững suốt trình học tập trường Cuối lời cảm ơn đến gia đình, bạn bè động viên, khích lệ giúp đỡ tơi suốt thời gian thực luận văn Tp Hồ Chí Minh, tháng 11 năm 2012 Trần Quốc Bảo Tồn HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng TÓM TẮT Nén mã lệnh trở thành phương pháp hiệu việc giảm công suất tiêu thụ giao tiếp nhớ Vi Điều Khiển hệ thống nhúng suốt thời gian thực thi Luận văn ứng dụng kỹ thuật nén mã lệnh để mã hóa mã lệnh chương trình thực thi, làm cho độ dài chương trình trở nên nhỏ nhiều so với ban đầu Đồng thời khối giải nén thiết kế đặt Vi Điều Khiển nhớ, can thiệt vào kiến trúc tầng nạp lệnh Vi Điều Khiển Khối giải nén thực giải nén mã lệnh theo thời gian thực suốt trình thực thi để có mã lệnh gốc ban đầu đồng thời làm giảm số lần truy suất vào nhớ ngồi, giảm băng thơng nhớ Vi Điều Khiển điều làm giảm đến 44.33% cơng suất tiêu hao toàn hệ thống nhúng Các kết số liệu mô phần mềm Quartus II Web Edition hãng Altera kết ước lượng công suất thực phần mềm tiếng hỗ trợ thiết kế số Design Compiler hãng Synopsys HVTH: Trần Quốc Bảo Toàn GVHD: TS Lê Chí Thơng Abstract Code compression becomed a very efficient method for reducing the energy spent in the memory - microcontroller interface of an embedded system during execution This thesis will apply code compression technique to encode whole program and make it become shorter Moreover, the decompressor block will be designed and put between microcontroller and memory, it will change the Fetch architecture of microcontroller The decompressor will decompress on the fly the compressed instructions to original instructions during execution and reduce the number of external memory access as well as the bandwidth between external memory and microcontroller and lead to the power consumption of embedded system can be reduced to 44.33% The data and simulation results will be implemented on Quartus II Wed Edition of Altera and power esimation results will be implemented on Design Compiler - a well-known software of Synopsys which strongly supports digital design HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng Lời Cam Đoan Tôi xin cam đoan luận văn kết q trình tự tìm tịi nghiên cứu Mọi số liệu tính tốn trung thực Trần Quốc Bảo Toàn i HVTH: Trần Quốc Bảo Toàn GVHD: TS Lê Chí Thơng MỤC LỤC Danh Mục Hình Vẽ i Danh Mục Bảng Biểu iv Danh Mục Tên Viết Tắt v Chương I: Giới Thiệu Tổng Quan I Tổng quan đề tài II Tình hình nghiên cứu nước III Mục tiêu đề tài IV Tóm tắt nội dung chương Chương II: Giới Thiệu Về Hệ Thống Nhúng Và Các Phương Pháp Giảm Công Suất Trong Hệ Thống Nhúng I Giới thiệu hệ thống nhúng Khái niệm hệ thống nhúng Cấu trúc, đặc tính, phương pháp thiết kế xu hệ thống nhúng II Các phương pháp giảm công suất hệ thống nhúng 13 Nguyên tắc thiết kế mạch công suất thấp 13 Các phương pháp tối ưu lượng mức phần mềm hệ thống 14 Chương III: Tổng Quan Phương Pháp Nén Mã Lệnh Và Cách Thức Giảm Công Suất Của Nén Mã Lệnh 18 HVTH: Trần Quốc Bảo Toàn GVHD: TS Lê Chí Thơng I Nén mã lệnh 18 II Nén mã lệnh dựa vào từ điển giảm công suất từ nén mã lệnh 19 Chương IV: Phương Pháp Thiết Kế 21 I Tồng quan phương pháp thiết kế 21 II Giới thiệu Vi Điều Khiển sử dụng đề tài 22 Cấu trúc VĐK 22 Các ghi VĐK 23 Bộ nhớ 25 Các khối chức 28 Cấu trúc đường liệu 29 Giản đồ định thời xử lý 30 Sơ đồ chi tiết thiết kế 31 Chương V: Nén Mã Lệnh 34 I Quá trình Nén Mã Lệnh 34 II Chi tiết trình nén mã lệnh 35 Lập trình biên dịch ứng dụng cho VĐK 35 Tạo tập tin MIF 32 bit nạp ROM 35 Phân tích mã lệnh chương trình 39 Mã hóa lệnh chương trình 43 Chương VI: Giải Nén Mã Lệnh 48 I Quá trình Giải Nén Mã Lệnh 48 Cấu trúc tổng quan khối giải nén 49 Cách thức hoạt động khối giải nén 51 HVTH: Trần Quốc Bảo Toàn GVHD: TS Lê Chí Thơng II Kiểm tra mơ chức khối giải nén 57 Kiểm tra chức khối giải nén 57 Kiểm tra mô khả thực lệnh chức riêng biệt VĐK 59 Thử nghiệm FPGA 64 Chương VII: Kết Quả Và Phân Tích 66 I Phương pháp đánh giá 66 II Tính tốn kết phân tích 70 III Kết tổng hợp Quartus khối giải nén 71 Chương VIII: Kết Luận Và Hướng Phát Triển 73 I Kết luận 73 II Hướng phát triển 73 Chương IX: Tài Liệu Tham Khảo 75 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng Hình 6.19: Tổng quan mơ hình ứng dụng FPGA [27] Mơ hình ứng dụng cho mơ hình hệ thống nhúng áp dụng phương pháp nén mã lệnh không nén mã lệnh Kết thể mơ cho chương trình ứng dụng Các chương trình ứng dụng chạy tốt mơ hình hệ thống nhúng sử dụng phương pháp nén mã lệnh cho thấy khối giải nén hoạt động tốt, chức yêu cầu Trang 65 HVTH: Trần Quốc Bảo Toàn GVHD: TS Lê Chí Thơng Chương VII: Kết Quả Và Phân Tích I Phương pháp đánh giá Sau thiết kế thành công khối giải nén phần mềm nén mã lệnh, hiệu giảm lượng hệ thống khảo sát thông qua phương pháp nén mã lệnh mục tiêu đề tài Như chương trước, phương pháp nén mã lệnh có ưu điểm sau :  Giảm kích thước chương trình  Giảm số lượng bit truyền qua đường Bus nhớ chương trình ngồi VĐK  Giảm số lần truy suất vào nhớ ngồi Và nhân tố đóng góp vào kết giảm cơng suất tồn hệ thống Qua đó, mơ hình dùng để tính tốn cơng suất hệ thống nhúng xây dựng sau :  Ở cơng suất tính tốn trường hợp hệ thống nhúng sử dụng VĐK khơng có nhớ nội giao tiếp với nhớ ngồi có kích thước 1024×32 để lấy lệnh thực thi chương trình Mơ hình khơng ứng dụng phương pháp nén mã lệnh hình 7.1 có ứng dụng phương pháp nén mã lệnh hình 7.2 Trang 66 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng 10 ROM_EX 1024×32 32 PC Decode Pbus MCU Hình 7.1: Mơ hình tính tốn cơng suất khơng ứng dụng phương pháp nén mã lệnh 10 PC 32 Decomp Pbus ROM_EX 1024×32 DIC 256×32 Decode MCU Hình 7.2: Mơ hình tính tốn cơng suất sử dụng phương pháp nén mã lệnh Cơng thức tính tốn cơng suất hệ thống không sử dụng nén mã lệnh thực thi chương trình : Cơng thức tính tốn cơng suất hệ thống nén mã lệnh thực thi chương trình: Trong đó: : cơng suất tiêu hao tồn hệ thống nhúng Trang 67 HVTH: Trần Quốc Bảo Toàn GVHD: TS Lê Chí Thơng : cơng suất tiêu hao đọc lệnh từ nhớ ngồi cơng suất tiêu hao VĐK sử dụng hệ thống : công suất giải nén mã lệnh bao gồm khối Decomp từ điển : công suất tiêu hao việc truyền liệu lệnh nhớ VĐK Cơng suất hệ thống nhúng tính toán phần mềm Design Compiler – Một phần mềm chuyên dụng cho thiết kế số hãng Synopsys Toàn thiết kế tổng hợp phần mềm Design Compiler tính tốn cơng suất trung bình tồn thiết kế với tốc độ chuyển mạch 10% dựa vào khối chuẩn thư viện TSMC công nghệ 0.25 μm CMOS nguồn cung cấp 2.5 V Tất thiết kế xem xét dạng IP (Intellectual Property) qua bỏ qua công suất tiêu hao đường truyền liệu nhớ VĐK Dưới kết tính tốn cơng suất dựa phần mềm Design Compiler cho khối: Khối VĐK khơng có khối DEC: Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW Cell Internal Power Net Switching Power Total Dynamic Power = 2.3024 mW = 327.4968 uW = 2.6299 mW (88%) (12%) (100%) Trang 68 HVTH: Trần Quốc Bảo Toàn Cell Leakage Power = GVHD: TS Lê Chí Thơng 32.1084 uW Khối Decomp: Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW Cell Internal Power Net Switching Power = = Total Dynamic Power 18.3884 uW 3.6719 uW = 22.0603 uW Cell Leakage Power = 522.1336 nW (83%) (17%) (100%) Khối từ điển DIC: khối nhớ ROM thay thiết kế khối SRAM có độ dài : 256×32 thư viện Design Compiler khơng hỗ trợ nhớ ROM Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW Cell Internal Power Net Switching Power = = Total Dynamic Power 5.5471 mW 22.4014 uW = 5.5695 mW Cell Leakage Power = (100%) (0%) (100%) 93.7053 uW Khối nhớ ROM_EX: thay nhớ SRAM với kích thước 1024×32 hỗ trợ phần mềm Design Compiler Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Trang 69 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng Dynamic Power Units = 1mW Leakage Power Units = 1pW Cell Internal Power Net Switching Power (derived from V,C,T units) = = Total Dynamic Power 21.9699 mW 49.9818 uW = 22.0199 mW Cell Leakage Power = 368.9082 uW (100%) (0%) (100%) II Tính tốn kết phân tích Trong mơ hình nén mã lệnh, ghi 32 bit nhớ chứa lệnh nén bit Qua đó, cơng suất hệ thống tính tốn ước lượng đọc lệnh 32 bit từ nhớ ngồi thơng qua cơng suất trung bình tốc độ 10% chuyển mạch sau : = (22.0199 + 368.9082× 4×(5.5695+93.7053× ) + 4×(22.0603× + 522.1336× ) + 4×(2.6299 +32.1084× )+ ) ≈ 55.78 mW Trong mơ hình khơng nén mã lệnh, phải thực thi lệnh riêng biệt so với mơ hình sử dụng nén mã lệnh Qua đó, cơng suất hệ thống không sử dụng nén mã lệnh thông qua công suất trung bình tốc độ 10% chuyển mạch thực thi lệnh riêng biệt là: = 4×(22.0199 + 368.9082× ) + 4×(2.6299 +32.1084× ) ≈ 100.203 mW Phần trăm công suất giảm hệ thống sử dụng phương pháp nén mã lệnh không nén là: %P = = = 44.33 % Trang 70 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng Như vậy, sử dụng phương pháp nén mã lệnh trường hợp nhớ từ điển SRAM giảm 44.33 % công suất hệ thống nhúng Đây kết lớn Kết chứng minh khả giảm công suất tiêu hao phương pháp nén mã lệnh Điều phụ thuộc vào cơng suất tiêu hao nhớ ngồi tỉ lệ nén mã lệnh Khi công suất tiêu hao nhớ lớn tỉ lệ nén mã lệnh cao nghĩa số lượng lệnh nén có lần truy suất nhớ ngồi nhiều, cơng suất hệ thống giảm sử dụng phương pháp nén mã lệnh lớn giảm số lần truy suất vào nhớ đồng thời giảm công suất đường truyền liệu nhớ VĐK Kết đạt xét trường hợp chương trình có 256 lệnh riêng biệt Đối với chương trình có số lượng lệnh riêng biệt lớn 256, lúc chế xây dựng để đọc lệnh riêng biệt không nằm từ điển trực tiếp từ nhớ ngồi cơng suất tiêu hao hệ thống cao III Kết tổng hợp Quartus khối giải nén Ở đây, khối giải nén, khối DIC sử dụng Megafunction khối Decomp thiết kế ngôn ngữ verilog Sau kết tổng hợp Quartus II khối Decomp với chip Cyclone II EP2C35F672C6 hãng Altera Hình 7.3: Kết phân tích định khối Decomp Trang 71 HVTH: Trần Quốc Bảo Toàn GVHD: TS Lê Chí Thơng Hình 7.4: Kết tổng hợp khối Decomp Quartus II Hình 7.5: Kết tổng hợp chi tiết khối Decomp Quartus II Như vậy, khối Decomp chiếm dụng 81 Logic Element chip Cyclone II có tần số hoạt động tối đa 420.17 Mhz Trang 72 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng Chương VIII: Kết Luận Và Hướng Phát Triển I Kết luận Đề tài sâu nghiên cứu kỹ thuật nén mã lệnh với hiệu việc giảm công suất phương pháp nén mã lệnh, đồng thời ứng dụng thành công phương pháp nén mã lệnh vào hệ thống nhúng sử dụng VĐK Đề tài thiết kế thành công phần mềm nén mã lệnh khối giải nén mã lệnh đáp ứng yêu cầu đặt khơng tổn hao, truy suất vị trí chương trình, khơng làm hiệu suất hệ thống đóng góp cách hiệu việc giảm cơng suất tồn hệ thống nhúng Và thơng qua kết đạt được, lượng toàn hệ thống nhúng giảm 44.33% chứng tỏ hiệu việc thiết kế khối giải nén can thiệp vào kiến trúc tầng nạp lệnh VĐK Mặc dù phạm vi đề tài nghiên cứu chương trình có số lệnh riêng biệt nhỏ 256 phương pháp tính tốn cơng suất sử dụng luận văn khơng thật xác, mang tính ước lượng phần thể lợi ích mà phương pháp nén mã lệnh mang lại Với lợi giảm kích thước chương trình, giảm số lượng bit liệu qua đường truyền nhớ VĐK, giảm số lần truy suất vào nhớ ngoài, phương pháp nén mã lệnh trở thành giải pháp hiệu đến ràng buộc thiết kế hệ thống nhúng chứng tỏ phương pháp nén mã lệnh cần mở rộng đầu tư nghiên cứu nhiều II Hướng phát triển Với kết đạt việc giảm công suất, đề tài mở nhiều hướng phát triển việc nghiên cứu kỹ thuật nén mã lệnh : Nghiên cứu giải thuật để nén mã lệnh tối ưu hơn, nhận nhiều lệnh nén lần truy suất nhớ giảm số lần chuyển mạch lệnh nén liên tiếp, qua làm giảm cơng suất tiêu hao đường truyền liệu nhớ VĐK Trang 73 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thông Mở rộng nghiên cứu đề tài chương trình ứng dụng lớn rộng Nghiên cứu cách thức tính tốn cơng suất thực tế xác cho hệ thống nhúng sử dụng phương pháp nén mã lệnh Trang 74 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng Chương IX: Tài Liệu Tham Khảo [1] Luca Benini, Giovanni De Micheli, Enrico Macii, “Designing Low-Power Circuits:Practical Recipes”, Circuits and Systems Magazine, IEEE Journals, pp 625, 2001 [2] Chang Hong Lin, Yuan Xie, Wayne Wolf, “Code Compression for VLIW Embedded Systems Using a Self-Generating Table”, Design, Automation and Test in Europe Conference and Exhibition, 2004 Proceedings , pp 76 – 81,2004 [3] K.-J Lin and C.-W Wu, “A Low-Power CAM Design for LZ Data Compression,” IEEE Trans Computers, vol 49, no 10, pp 1139- 1145, Oct 2000 [4]http://ieeexplore.ieee.org/search/searchresult.jsp?newsearch=true&queryText=co de+compression+for+embedded+system [5] A Wolfe and A Chanin, “Executing compressed programs on an embedded risc architecture,” in Proc Int Symp Microarch., 1992, pp.81–91 [6] IBM, Armonk, NY, “PowerPC code compression utility user’s manual,Version 3.0,” 1998 [7] S Liao, S Devadas, and K Keutzer, “Code density optimization for embedded dsp processors using data compression techniques,” in Proc Conf Adv Res VLSI, 1995, pp 272–285 [8] C Lefurgy, P Bird, I Chen, and T Mudge, “Improving code density using compression techniques,” in Proc Int Symp Microarch., 1997, pp 194–203 [9] H Lekatsas and W Wolf, “Samc: A code compression algorithm for embedded processors,” IEEE Trans Comput.-Aided Des Integr Circuits Syst., vol 18, no 12, pp 1689–1701, Trang 75 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thông [10] E W Netto, R Azevedo, P Centoducatte, and G Araujo, “Multi-profilebased code compression,” in Proc Des Autom Conf., 2004, pp.244–249 [11] L Benini, F Menichelli, and M Olivieri, “A class of code compression schemes for reducing power consumption in embedded microprocessor systems,” IEEE Trans Comput., vol 53, no 4, pp 467–482, Apr 2004 [12] L Benini, A Macii, E Macii, and M Poncino, “Minimizing Memory Access Energy in Embedded Systems by Selective Instruction Compression”, VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOL 10, NO 5, OCTOBER 2002 [13] S Segars, K Clarke, and L Goude, “Embedded control problems, thumb and the ARM7TDMI,” IEEE Micro, vol 15, no 5, pp 22–30, Oct 1995 [14] K Kissel, “MIPS16: High-density MIPS for the embedded market,” Silicon Graphics MIPS Group, Sunnyvale, CA, 1997 [15] R Gonzalez, “Xtensa: A configurable and extensible processor,” IEEE Micro, vol 20, no 2, pp 60–70, Mar./Apr 2000 [16] ARC International, San Jose, CA, “ARCompact-ISA programmer’s reference manual,” 2005 [17] Do Ngoc Quynh, "Low Power Embedded System Design" , M.A Thesis, University of Science Ho Chi Minh city, 2012 [18] Y Yoshida, B.-Y Song, H Okuhata, T Onoye, and I Shirakawa, “An Object Code Compression Approach to Embedded Processors”, ISLPED-98: ACM/ IEEE International Symposium on Low Power Electronics and Design, pp 265–268, Monterey, California, August 1997 Trang 76 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng [19] L Benini, A Macii, E Macii, and M Poncino, “Selective Instruction Compression for Memory Energy Reduction in Embedded Systems”, ISLPED-99: ACM/ IEEE 1999 International Symposium on Low Power Electronics and Design, pp 206–211, San Diego, California, August 1999 [20] H Lekatsas and W Wolf, “Code Compression for Low Power Embedded Systems”, DAC-37: ACM/IEEE Design Automation Conference, pp 294–299, LosAngeles, California, June 2000 [21] S Segars, K Clarke, and L Goudge, “Embedded Control Problems, Thumb and the ARM7TDMI”, IEEE Micro, vol 15, no 5, pp 22–30, October 1995 [22] D Brooks, et al., “Power-Aware Microarchitecture: Design and Modeling Challenges for Next-Generation Microprocessors”,IEEE Micro, vol 20, No 6, pp 26–44, November 2000 [25] Edgar Marti Arbona, “Design a custom CPU architecture for pacemaker application”, Master thesis, University of Puerto Rico mayaguez campus, May 2009 [23] Martin Beneˇ, Steven M Nowick and Andrew Wolfe, "A Fast Asynchronous Huffman Decoder for Compressed-Code Embedded Processors," IEEE International Symposium on Advanced Research in Asynchronous Circuits and Systems, 1998 [24] T Bell, J Cleary, and I Witten, Text Compression Prentice Hall,1990 [25] I H Witten, A Moffat, and T C Bell, Managing Gigabytes: Compressing and Indexing Documents and Images San Francisco, CA, U.S.A.: Morgan Kaufmann Publishers, 1999 [26] PGS TSKH Phạm Thượng Cát Viện Công nghệ Thông Tin-Viện Khoa học Công nghệ Việt nam “HỆ THỐNG NHÚNG VÀ SỰ PHÁT TRIỂN CỦA CÔNG NGHỆ THÔNG TIN” Tháng 11 ngày năm 2007 Trang 77 HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng [27] Nguyễn Thanh Đức , “THIẾT KẾ MCU MÔ PHỎNG THEO KIẾN TRÚC dsPIC33F”, Luận Văn Tốt Nghiệp, Trường Đại Học Bách Khoa, Tp HCM, Tháng 07/2010 [28] Hồ Trung Mỹ, 2011, “Vi xử lý “ - Tái lần thứ [29] Đặng Thành Tín, 2011, “ Hệ Thống Máy Tính Và Ngôn Ngữ C” – Tái lần thứ [30] Microchip, “16-bit Digital Signal Controllers with High-Speed PWM, ADC, and Comparators”, dsPIC33FJ06GS101 Technology Inc Trang 78 datasheet, 2008-2012 Microchip HVTH: Trần Quốc Bảo Tồn GVHD: TS Lê Chí Thơng LÝ LỊCH TRÍCH NGANG Họ Tên: Trần Quốc Bảo Toàn Ngày sinh: 28/04/1986 Nơi sinh: Quảng Ngãi Địa liên lạc: phịng 4.07, lơ F, chung cư Tạ Quang Bửu, Phường 5, Quận Email: toantran_280486@yahoo.com Quá Trình Đào Tạo: Đại học:  Chế Độ: Chính Quy  Thời gian: Từ 2004 đến 2009  Nơi học: Trường Đại Học Bách Khoa TP HCM  Ngành học: Điện Tử Viễn Thơng Sau Đại Học:  Chế Độ: Chính Quy  Thời gian: 2009 đến 2013  Nơi học: Trường Đại Học Bách Khoa TP HCM  Ngành học: Kỹ Thuật Điện Tử Q Trình Cơng Tác Nơi công tác: Công ty Intel Products VietNam Thời gian: từ 04/2010 tới ... Tử Mã số : 60 52 70 I TÊN ĐỀ TÀI: Ứng Dụng Nén Mã Lệnh Làm Giảm Công Suất Tiêu Hao Trong Hệ Thống Nhúng Sử Dụng Vi Điều Khiển II NHIỆM VỤ VÀ NỘI DUNG : - Nghiên cứu kỹ thuật nén mã lệnh ứng dụng. .. Phương Pháp Nén Mã Lệnh Và Cách Thức Giảm Công Suất Của Nén Mã Lệnh Trong chương giới thiệu nén mã lệnh cách thức làm giảm công suất phương pháp nén mã lệnh I Nén mã lệnh Ý tưởng nén mã lệnh để lưu... Nghiên cứu kỹ thuật nén mã lệnh ứng dụng làm giảm công suất - Ứng dụng nén mã lệnh vào hệ thống nhúng sử dụng Vi Điều Khiển để làm giảm công suất tiêu hao hệ thống III NGÀY GIAO NHIỆM VỤ : 02/07/2012