NGHIÊN CỨU THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN CHO BỘ BIẾN ĐỔI MMC DÙNG VI MẠCH TÍCH HỢP FPGA

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN BỘ MƠN TỰ ĐỘNG HỐ CƠNG NGHIỆP ====o0o==== ĐỒ ÁN TỐT NGHIỆP Hà Nội, 06-2018 TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN BỘ MƠN TỰ ĐỘNG HỐ CƠNG NGHIỆP ====o0o==== ĐỒ ÁN TỐT NGHIỆP ĐỀ TÀI: NGHIÊN CỨU THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN CHO BỘ BIẾN ĐỔI MMC DÙNG VI MẠCH TÍCH HỢP FPGA Trưởng mơn : PGS.TS Trần Trọng Minh Giáo viên hướng dẫn : TS Phạm Việt Phương Sinh viên thực : Nguyễn Đình Tuấn Lớp : KT ĐK & TĐH 04 – K58 MSSV : 20134293 Giáo viên duyệt : Hà Nội, 06-2018 Lời cam đoan LỜI CAM ĐOAN Em xin cam đoan đồ án tốt nghiệp với tên đề tài: “Nghiên cứu thiết kế hệ thống điều khiển biến đổi MMC dùng vi mạch tích hợp FPGA” em tự thiết kế hướng dẫn thầy giáo TS Phạm Việt Phương Các số liệu kết hoàn toàn với thực tế Để hoàn thành đồ án em sử dụng tài liệu ghi danh mục tài liệu tham khảo không chép hay sử dụng tài liệu khác Nếu phát có chép em xin chịu hoàn toàn trách nhiệm Hà Nội, ngày 05 tháng 06 năm 2018 Sinh viên thực Nguyễn Đình Tuấn Mục lục Mục lục MỤC LỤC DANH MỤC HÌNH VẼ i DANH MỤC BẢNG BIỂU iii DANH MỤC TỪ VIẾT TẮT iv LỜI NÓI ĐẦU Chương 1: TỔNG QUAN VỀ BỘ BIẾN ĐỔI NGHỊC LƯU ĐA MỨC CẤU TRÚC MODULE MMC 1.1 Tổng quan biến đổi nghịch lưu đa mức có cấu trúc module MMC 1.1.1 Cấu trúc biến đổi MMC 1.1.2 Nguyên lý làm việc biển đổi MMC 1.2 Các phương pháp điều chế cho biến đổi MMC 1.2.1 Phương pháp điều chế vector không gian SVM 1.2.2 Phương pháp điều chế PWM 1.2.3 Phương pháp điều chế NLM 11 Chương 2: CÔNG NGHỆ FPGA VÀ KIT AX309 XC6SLX9 CỦA XILINX 13 2.1 Tổng quan FPGA 13 2.1.1 FPGA gì? 13 2.1.2 Cấu trúc FPGA 14 2.2 Kit FPGA Xilinx Spartan XC6SLX9 17 Chương 3: MƠ HÌNH TỐN HỌC VÀ THIẾT KẾ BỘ ĐIỀU KHIỂN CHO BỘ BIẾN ĐỔI MMC 19 3.1 Mơ hình hóa biến đổi đa mức cấu trúc module MMC 19 3.2 Phương pháp điều chế NLM 23 3.2.1 Phương pháp NLM cổ điển 25 3.2.2 Phương pháp NLM cải tiến 27 3.3 Thiết kế mạch vòng điều khiển cho biến đổi đa mức cấu trúc module 29 3.3.1 Bộ điều khiển dòng điện khung tọa đô quay dq 31 3.3.2 Bộ điều khiển công suất tác dụng công suất phản kháng 34 Mục lục 3.4 Thuật toán cân lượng 36 3.5 Tính tốn mạch lực biến đổi MMC 39 3.5.1 Lựa chọn cuộn cảm nhánh 39 3.5.2 Tính giá trị tụ điện sub-module 40 Chương 4: MÔ PHỎNG VÀ ỨNG DỤNG KIT FPGA AX309 VÀO THỰC NGHIỆM 42 4.1 Mô biến đổi đa mức cấu trúc module theo phương pháp NLM với N=8… 42 4.1.1 Mạch vòng điều khiển dòng điện 44 4.1.2 Mạch vịng điều khiển cơng suất phản kháng cơng suất tác dụng 46 4.1.3 Kết mô MATLAB Simulink 49 4.2 Ứng dụng Kit FPGA AX309 XC6SLX9 vào thực nghiệm 51 4.2.1 Hệ thống thực nghiệm 51 4.2.2 Cấu hình kit FPGA AX309 XC6SLX9 56 4.2.3 Kết thực nghiệm 59 KẾT LUẬN 63 TÀI LIỆU THAM KHẢO 64 PHỤ LỤC 66 Danh mục hình vẽ DANH MỤC HÌNH VẼ Hình 1.1 Cấu trúc biến đổi MMC Hình 1.2 Nguyên tắc hoạt động MMC pha với N = SM nhánh Hình 1.3 Trạng thái đóng cắt van sub-module SM Hình 1.4 Các phương pháp điều chế cho biến đổi đa mức cấu trúc module [4] Hình 1.5 Sơ đồ vector không gian N mức Hình 1.6 Dịch mức PWM a) kiểu PD; b) kiểu POD; c) kiểu APOD 10 Hình 1.7 Dịch pha sóng mang (PS PWM) 11 Hình 1.8 Phương pháp NLM [1] 12 Hình 2.1.Cấu trúc FPGA 14 Hình 2.2 Kit FPGA AX309 board XC6SLX9 Xilinx 18 Hình 2.3 Sơ đồ khối kit FPGA AX 309 18 Hình 3.1 Mơ hình trung bình biến đổi MMC 19 Hình 3.2 Cấu trúc pha MMC sơ đồ tương đương 23 Hình 3.3 Sơ đồ khối tổng quát phương pháp NLM 24 Hình 3.4 Nguyên lý hoạt động NLM cổ điển với bước làm tròn 0.5 [5] 26 Hình 3.5 Nguyên lý hoạt động NLM cải tiến với bước làm tròn 0.25 [5] 27 Hình 3.6 Sơ đồ khối thuật toán NLM cải tiến 29 Hình 3.7 Cấu trúc điều khiển MMC 29 Hình 3.8 Sơ đồ mạch nối lưới tương đương 30 Hình 3.9 Sơ đồ mạch vòng dòng điện 31 Hình 3.10 Biểu diễn vector điện áp dòng điện hệ trục tọa độ 32 Hình 3.11 Cấu trúc điều khiển dòng điện 32 Hình 3.12 Sơ đồ khối điều khiển dòng điện 33 Hình 3.13 Sơ đồ mạch vịng điều chỉnh cơng suất tác dụng 34 Hình 3.14 Sơ đồ mạch vòng điều chỉnh biến đổi MMC 36 Hình 3.15 Nguyên lý thuật toán cân lượng [9] 37 Hình 3.16 Lưu đồ thuật tốn NLM 38 i Danh mục hình vẽ Hình 4.1 Sơ đồ tổng quát MMC theo phương pháp NLM nối lưới 43 Hình 4.2 Cấu trúc mơ SM (a) nhánh (b) 43 Hình 4.3 Cấu trúc điều khiển dòng điện 44 Hình 4.4 Cấu trúc điều khiển cơng suất tác dụng công suất phản kháng 44 Hình 4.5 Biểu đồ Bode vịng hở mạch vòng dòng điện 45 Hình 4.6 Đáp ứng bước nhảy hệ kín vịng điều khiển dịng điện 45 Hình 4.7 Đồ thị bode hệ hở mạch vịng cơng suất tác dụng 46 Hình 4.8 Đáp ứng bước nhảy hệ kín vịng điều khiển cơng suất 47 Hình 4.9 Đáp ứng công suất tác dụng 47 Hình 4.10 Đáp ứng cơng suất phản kháng 48 Hình 4.11 Đáp ứng dịng điện id công suất tác dụng thay đổi 48 Hình 4.12 Đáp ứng iq cơng suất phản kháng thay đổi 48 Hình 4.13 Điện áp ba pha biến đổi ổn định 49 Hình 4.14 THD điện áp ổn định 50 Hình 4.15 Dòng điện ba pha ổn định 50 Hình 4.16 THD dòng điện ổn định 50 Hình 4.17 Hệ thống thực nghiệm biến đổi MMC Sub-Module 51 Hình 4.4.18 Mạch đo lường 51 Hình 4.19 Sơ đồ nguyên lý phân áp giá trị điện áp tụ điện đo 52 Hình 4.20 Cảm biến dòng LEM 53 Hình 4.21 Một board chứa hai SM 53 Hình 4.22 Mạch driver 54 Hình 4.23 Sơ đồ nguyên lý mạch driver IGBT 54 Hình 4.24 Mạch đệm ADC Mcp3208 55 Hình 4.25 Sơ đồ nguyên lý mạch đệm 56 Hình 4.26 Kit FPGA AX309 XC6SLX9 thực nghiệm 56 Hình 4.27 Sơ đồ mơ tả khung thời gian lập trình FPGA 57 Hình 4.28 Ghép nối module thành phần module top 58 Hình 4.29 Điện áp pha MMC theo phương pháp NLM với hai SM 59 Hình 4.30 Điện áp ba pha biến đổi MMC với hai SM 60 Hình 4.31 Kết mơ với hai SM 60 ii Danh mục hình vẽ Hình 4.32 Điện áp pha biến đối MMC với bốn SM 61 Hình 4.33 Điện áp ba pha biến đổi MMC với bốn SM 61 Hình 4.34 Điện áp dây biến đổi MMC với bốn SM 62 Hình 4.35 Kết mô với SM 62 iii Danh mục bảng biểu DANH MỤC BẢNG BIỂU Bảng 1.1 Bảng trạng thái chuyển mạch SM Bảng 4.1Thông số mô MMC nối lưới với N=8 42 Bảng 4.2 Thông số thực nghiệm biến đổi MMC với N=2 N=4 59 iii Phụ lục parameter CLK_F_ADC = 16'd15; parameter SGL_DIFF = 1'b1; reg flag_clk_sample_ff; always @(posedge clk_sys) begin if(rst) flag_clk_sample_ff