Tiểu luận Đo và điều khiển tốc độ động cơ vùng vi xử lí 8051

BỘ THÔNG TIN VÀ TRUYỀN THÔNG HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THƠNG - Đề tài: “ĐO VÀ ĐIỀU KHIỂN TỐC ĐỘ ĐỘNG CƠ DÙNG VI XỬ LÍ 8051” Mơn:Kỹ thuật vi xử lí MỤC LỤC LỜI NĨI MỞ ĐẦU CHƯƠNG 1:TỔNG QUAN VI XỬ LÝ 8051 I.Kiến trúc phần cứng AT89C52 1.Cấu hình chân AT89C52 Mô tả chân 3.Tổ chức nhớ 4.Các ghi đặc biệt II.Hoạt động timer 11 1.Các ghi định thời 11 2.Các chế độ timer cờ tràn 13 III.Hệ thống ngắt 14 1.Giới thiệu chung 14 2.Tổ chức ngắt 15 3.Độ ưu tiên ngắt 15 4.Cơ chế lựa chọn 16 5.Vector ngắt 17 CHƯƠNG 2: THIẾT KẾ MÔ PHỎNG HỆ THỐNG 18 I.Sơ đồ khối: 18 II.Lưu đồ thuật toán 20 1.Lưu đồ chương trình mạch 20 2.Lưu đồ mạch chức 21 3.Code mạch 31 III.Mạch hoàn thành 38 LỜI NÓI MỞ ĐẦU Trong năm gần với phát triển mạnh mẽ khoa học – kĩ thuật.Đặc biệt ngành công nghiệp chế tạo linh kiện bán dẫn,các vi mạch tích hợp IC hướng phát triển Vi xử lý hình thành Vi Điều Khiển.Với ưu điểm to lớn tốc độ,độ xác cao,khả sử lý bìa tốn,tính linh hoạt nên Vi Điều khiển ứng dụng hầu hết lĩnh vực sống Bằng cách áp dụng Vi Điều Khiển sản xuất xử lý,Vi Điều Khiển thực thể ưu điểm so với thiết bị thơng thường khác Vì ứng dụng to lớn Vi điều khiển,do mà trường Đại Học,Cao Đẳng,TCCN… Về khoa học – công nghệ Môn vi xử lý trở thành môn học thiếu trương trình đào tạo.Vi điều khiển 8051 cung cấp cho sinh viên khái nhiện cách thức hoạt động Vi xử lý qua sinh viên có tư ,kiến thức tảng,để giải tốn ứng dụng thực tế sống,cũng sở để học tập nghiên cứu dòng Vi xử lý khác :PIC,AVR… Qua báo cáo chúng em có nhìn thực tế hơn,sâu sắc vi điều khiển.chúng em hiểu thêm nhiều cách thức xử lý toán thực tế phức tạp CHƯƠNG 1: TỔNG QUAN VI XỬ LÝ 8051 I.Kiến trúc phần cứng AT89C52: AT89C51 phiên 8051 có ROM chip Flash Phiên thích hợp cho ứng dụng nhanh nhớ Flash xố vài giây AT89C51 lập trình qua cơng COM máy tính IBM PC Các thành phần bên gồm có: - 128 byte RAM - 8Kbyte ROM - 32 đường xuất nhập - định thời đếm 16 bit - nguyên nhân ngắt - port nối tiếp song công - mạch dao động tạo xung clock chi 1.Cấu hình chân 89ATC52: U1 39 38 37 36 35 34 33 32 19 18 31 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 P1.0/T2 P3.0/RXD P1.1/T2-EX P3.1/TXD P1.2 P3.2/INT0 P3.3/INT1 P1.3 P3.4/T0 P1.4 P3.5/T1 P1.5 P3.6/WR P1.6 P3.7/RD P1.7 XTAL1 XTAL2 ALE/PROG PSEN 21 22 23 24 25 26 27 28 10 11 12 13 14 15 16 17 30 29 EA/VPP RST AT89C52 Mô tả chân - Vcc (40):chân cấp điện (5V) - GND (20):chân đất (0V) * Cổng Port định cổng I/O từ chân đến Chúng sử dụng cho mục đích giao tiếp với thiết bị cần thiết Ngoài chân P1.0, P1.1 chân liên quan đến hoạt động ngắt định thời Trong mơ hình thiết kế khơng dùng nhớ ngồi, Port cổng I/O Cịn hệ thống lớn có yêu cầu số lượng đáng kể nhớ ngồi Port trở thành đường truyền liệu bit thấp bus địa Ngoài chân P1.0(T2) ngõ vào đếm thời gian P1.1(T2EX) chân capture/reload đếm thời gian * Cổng Port cổng I/O đường tryển bit cao bus địa cho mơ hình thiết kế có nhớ chương trình nằm ngồi học có 256 byte nhỡ liệu * Cổng Port ngồi mục đích chung cổng I/O, chân cịn kiêm ln nhiều chức khác liên quan đến đặc tính đăc biệt vi điều khiển Bit Tên Địa bit Chức thứ hai P3.0 RXD B0H Nhận liệu cho cổng nối tiếp P3.1 TXD B1H Truyền liệu cho cổng nối tiếp P3.2 ‘INTO B2H Ngắt bên P3.3 ‘INT1 B3H Ngắt bên P3.4 T0 B4H Ngõ vào đếm thời gian P3.5 T1 B5H Ngõ vào đếm thời gian P3.6 ‘WR B6H Tín hiệu điều khiển ghi nhớ liệu P3.7 ‘RD B7H Tín hiệu điều khiển đọc nhớ liệu ngồi Những chức thứ hai chân cổng Port - /PSEN tín hiệu điều khiển cho phép nhớ chương trình bên ngồi hoạt động Nó thường kết nối đến chân /OE (Output Enable) /EPROM để đọc byte chương trình Xung tín hiệu /PSEN ln mức thấp suốt phạm vi q trình lệnh Cịn thi hành chương trình từ ROM bên chip, chân /PSEN mức cao - Tín hiệu ALE có chức đặc biệt tách byte địa thấp bus liệu cổng P0 sử dụng cở chế độ hay gọi chế độ dồn kênh, nghĩa sử dụng đường truyền cho bit liệu byte thấp bus địa - Khi chân /EA mức cao, vi điều khiển thực chương trình lưu trữ ỏ vùng nhớ thấp 8Kbyte ROM bên chip Còn /EA mức thấp có chương trình lưu nhớ ngồi thực - AT89S52có dao động nội bên chip hoạt động theo tần số dao động thạch anh nằm bên ngồi Tần số thơng dụng thạch anh 11,0592 MHZ - RST (9):ngõ vào reset mức cao chân chu kì máy RST Mạch reset tác động tay tự động reset lại máy - XTAL1 XTAL2:là hai ngõ vào khuếch đại đảo mạch giao động,được cấu hình dùng để dùng giao động chíp Khơng có u cầu chu kì nghiện vụ tín hiệu xung Clock bên ngồi tín hiệu phải qua mạch flip-flop chia hai trước tới mạch tạo xung bên trong.Tuy nhiên chi tiết kĩ thuật thời gian mức thấp thời gian mức cao,điện áp cực đại ,điện áp cực tiểu cần xem xét 3.Tổ chức nhớ Không gian nhớ vi điều khiển phân chia thành phần: nhớ liệu nhớ chương trình Hầu hết IC MCS có nhớ chương trình nằm bên chip, nhiên mở rộng dung lượng lên đến 64K nhớ chương trình 64K liệu cách sử dụng số nhớ Bên chip vi điều khiển AT89C51 có 128 byte nhớ liệu Không gian nhớ bên chia thành bank ghi, RAM địa theo bit, RAM dùng chung ghi chức đặc biệt 7F FF RAM dùng chung F0 F F F F F F F F B E0 E E E E E E E E ACC D0 D D D D D D D D PSW CD TH2 CC TL2 CB RCAP 2L CA RCAP 2H C8 T2CO N 30 2F F E D C B A B8 - - - B C B B B A B B IP B0 B B B B B B B B P3 2E 7 7 7 7 A8 A F - - A C A B A A A A IE 2D F E D C B A A0 A A A A A A A A P2 2C 6 6 6 6 99 2B F E D C B A 98 F E D C B A 9 SCO N 2A 5 5 5 90 9 9 9 9 P1 29 F E D C B A 8D TH1 28 4 4 4 8C TH0 27 F E D C B A 8B TL1 26 3 3 8A TL0 25 F E D C B A 24 2 2 89 TMO D 23 F E D C B A 22 1 21 F E D C B A 88 SBUF F E D C B A 8 TCO N PCO N 20 0 1F Bank Register 00 83 DPH 82 DPL 81 SP 80 8 8 8 8 P0 Sơ đồ chi tiết không gian nhớ liệu bên vi điều khiển 4.Các ghi đặc biệt AT89C52 có ghi R0 đến R7 21 ghi chức đặc biệt SFR (Special Function Register) nằm phần RAM từ địa 80H đến FFH - Thanh ghi trạng thái PSW (program stastus word): Bit Ký hiệu Địa Mô tả bit PSW.7 CY D7H Cờ nhớ PSW.6 AC D6H Cờ nhớ phụ PSW.5 FO D5H Cờ PSW.4 RS1 D4H Chọn dãy ghi(bit 1) PSW.3 RS0 D3H Chọn dãy ghi(bit 0) 00=bank1: địa từ 00h đến 07h 01=bank2: địa từ 08h đến 0Fh 10=bank3: địa từ 10h đến 17h 01=bank2: địa từ 18h đến 1Fh PSW.2 OV D2H Cờ tràn PSW.1 - D1H Dự trữ PSW.0 P D0H Cờ kiểm tra chẵn lẻ - Thanh ghi B: ghi sử dụng kèm theo ghi A để thực phép toán nhân chia Thanh ghi B xem ghi đệm dùng chung Nó có địa từ F0 đến F7 - Con trở ngăn xếp: ghi bit, chứa địa phần liệu diện đỉnh ngăn xếp Ngăn xếp hoạt động theo phương thức LIFO Hoạt động đẩy vào ngăn xếp làm tăng SP lên trước ghi liệu vào Hoạt động lấy khỏi ngăn xếp đọc liệu rồI giảm SP - Con trỏ liệu DPTR(Data Pointer): DPTR sử dụng để truy cập vào nhớ chương trình nhớ liệu ngồi, ghi 16 bot có bit thấp địa 82H (DPL) bit cao địa 83h (DPL) - Các ghi cổng: Các cổng I/O VDL bao gồm P0 địa 80H, P1 địa 90H, P2 địa A0H, P3 tạI địa B0H Tất cổng có địa bit nên cung cấp khả giao tiếp với bên mạnh - Các ghi đếm thời gian: AT89C52 có đếm thời gian 16 bit để định khoảng thời gian hay đếm kiện Timer0 có địa 8AH (TL0: bit thấp) 8CH(TH0: byte cao) Timer1 có địa 8BH (TL1: bit thấp) 8DH(TH1: byte cao) Timer2 có địa CCH (TL2: bit thấp) 8CD(TH2: byte cao) Hoạt động đếm thời gian thiết lập ghi TMOD,TCON, T2CON Ngoài ghi RCAP2L, RCAP2H sử dụng chế độ tự nạp 16 bitbộ định thời - Các ghi cổng tuần tự: IC AT89C52 chứa cổng nối tiếp để kết nối với thiết bị nối tiếp moderm để giao tiếp với IC khác sử dụng giao tiếp nối tiếp Bộ đệm liệu nối tiếp SBUF lưu giữ liệu truyền liệu nhận - Các ghi ngắt: AT89C52 có nguyên nhân ngắt ngắt ưu tiên Các ngắt bị cấm sau hệ thống khởi động lại để bật cách ghi vào ghi cho phep ngắt IE Mức ưu tiên thiết lập thông qua ghi ưu tiên IP 10  hàm tăng tốc : tangtoc S Phantramxung >0 Đ S P1.0==0 Đ P1.0==0 Phantramxung ++ S Phantramxung >9 Đ Phantramxung=10 Return phantramxung 25  Hàm giảm tốc độ: giamtoc S P1.1==0 Đ P1.1==0 Đ S Phantramxung S Phantramxung