Hình 1.1
minh họa một ví dụ mạng LAN ATM sử dụng bộ định tuyến chuyển mạch (Trang 7)
Hình 1.2
minh họa một topo điển hình của ATM (Trang 8)
Hình 1.3
Mô hình kiến trúc phân tầng của ATM (Trang 9)
Hình 1.4
Chi tiết hóa các tầng ATM (Trang 10)
Hình 1.7
minh họa các tế bào ATM được “xếp” vào các “toa” (Trang 12)
Hình 2.1
PDU Frame relay Diễn đạt các bit (Trang 19)
Hình 2.3
Dùng các Header bên trong mạng nội bộ (Trang 20)
Hình 2.4
Các bit thông báo tắc nghẽn (Trang 21)
Hình 2.5
Các định dạng của header Frame relay (Trang 23)
Hình 2.6
Frame relay Multicast (Trang 25)
Hình 3.1
Ví dụ về thiết lập một cuộc gọi (Trang 26)
Hình 3.2
DSS1 (Trang 28)
Hình 3.4
Yếu tố thông tin các tham số chính (Trang 32)
Hình 4.1
Tránh tắc nghẽn và thông lượng (Trang 35)
Hình 4.3
Quản lý tắc nghẽn với Slidding window (Trang 38)
Hình 4.4
Định dạng CLLM (Trang 47)
Hình 6.1
Header của Frame relay và ATM (Trang 50)
Hình 6.2
Các hoạt động của FR-CPCS (Trang 51)
Hình 6.4
Hổ trợ quản lý tắc nghẽn (Trang 53)
Hình 6.6
Sự tương quan các ID mạch ảo VC (One-to One) (Trang 56)
Hình 6.7
Sự tương quan các ID mạch ảo VC (Many-to One) - Các liên quan về PVCs (Trang 57)
Hình 6.8
Sự hổ trợ của PVCs - Các liên quan về SVCs (Mạch ảo không cố định) (Trang 58)
Hình 6.10
Sự hổ trợ cho các hoạt động báo hiệu (Trang 60)
Hình 6.11
Các hổ trợ của việc gắn vào lưu lượng (Trang 61)
Hình 6.12
Hổ trợ mạng LAN và WAN (Trang 63)
Hình 6.15
Hổ trợ công việc đóng gói header (Trang 67)
Hình 6.16
Các thoả thuận về sự định dạng và nhận dạng (Trang 68)
Hình 3
chỉ ra tổng quan QPSK hoạt động (Trang 76)
Hình 3
4 Mức tín hiệu chuyển vùng của máy di động (Trang 81)
Hình 3
8- Tác dụng điều khiển công suất trên kênh hướng về (Trang 85)