Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 86 trang
THÔNG TIN TÀI LIỆU
Cấu trúc
LỜI CAM ĐOAN
VHDL có các khả năng đưa vào và đưa ra tệp tin, và có thể được sử dụng như là một ngôn ngữ dùng chung cho xử lý văn bản, nhưng các tệp tin được sử dụng nhiều hơn nhờ testbench cho các tác nhân hay dữ liệu so sánh. Có một số chương trình dịch VHDL tạo ...
VHDL được sử dụng chủ yếu cho phát triển các hệ thống ASIC. Đối với ASIC, các công cụ để tự động chuyển mã VHDL thành danh sách Netlist ở mức cổng đã được phát triển trước. Sự chuyển mã VHDL thành Netlist được gọi là tổng hợp và là một phần tích hợp c...
Đối với VHDL tồn tại một số vấn đề: trong bước đầu tiên, các đẳng thức Boole được lấy từ mô tả của VHDL, và không quan trọng, thiết kế đích là ASIC, FPGA, hay PLD. Nhưng bây giờ, mã Boole phải được sắp xếp vào các khối logic có thể lập trình được (CLB...
Đối với các PLD, VHDL được sử dụng các SPLD có các cấu trúc nhỏ, nhưng khó khăn sử dụng để thiết các PLD tương đối phức tạp (CPLD).
Trong các nghiên cứu thiết kế lệnh cho các hệ thống cứng/mềm, một phần của hệ thống được quan tâm lớn, đó là thực hiện phần mềm trong phần cứng. Và VHDL là mục tiêu nguyên cứu cho các hệ thống cứng/mềm. Bản thân VHDL cũng được sử dụng như là một công ...
VHDL có các cấu trúc để xử lý song song trong các thiết kế phần cứng, nhưng những cấu trúc này (gọi là các quá trình, processes) khác về cú pháp với các cấu trúc dùng ngôn ngữ Ada (trong Ada gọi là tasks). Cũng giống như Ada, VHDL là ngôn ngữ kiểu mạn...
Trong khoa học máy tính và lập trình máy tính, một hệ thống thuộc “kiểu mạnh” khi nó xác định một hoặc nhiều hạn chế về phép tính lấy như thế nào các giá trị thuộc các kiểu dữ liệu khác nhau có thể được trộn lẫn nhau. VHDL là “loại mạnh” vì nó đặt ...
Để trực tiếp trình bày các phép tính thường có trong phần cứng, có nhiều đặc tính của VHDL như tập hợp mở rộng của các phép tính Boole gồm cả NAND và NOR. VHDL cũng cho phép các mảng được chỉ số theo chiều tăng hoặc giảm.
Trong quá trình thiết kế phần cứng, sẽ phải sản sinh ra sơ đồ ở mức chuyển giao thanh ghi RTL (Register-Transfer Level) của mạch yêu cầu. RTL là mức trìu tượng được sử dụng để mô tả vận hành của mạch số đồng bộ. Trong thiết kế RTL, hành vi của mạch đ...
2.1.3.1. Các mức trìu tượng trong thiết kế mạch tích hợp