Thiết kế bộ nhân vedic 16x16 sử dụng bộ cộng SQR brent kung và modified kogge stone

CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA – ĐHQG - HCM Cán hướng dẫn khoa học: TS TRẦN HOÀNG LINH Cán chấm nhận xét 1: TS Bùi Trọng Tú Cán chấm nhận xét 2: TS Nguyễn Minh Sơn Luận văn thạc sĩ bảo vệ Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày 05 tháng 07 năm 2019 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: (Ghi rõ họ, tên, học hàm, học vị Hội đồng chấm bảo vệ luận văn thạc sĩ) PGS TS Hoàng Trang TS Bùi Trọng Tú TS Nguyễn Minh Sơn TS Trương Quang Vinh TS Nguyễn Lý Thiên Trường Xác nhận Chủ tịch Hội đồng đánh giá LV Trưởng Khoa quản lý chuyên ngành sau luận văn sửa chữa (nếu có) CHỦ TỊCH HỘI ĐỒNG TRƯỞNG KHOA ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH CỘNG HỊA XÃ HỘI CHỦ NGHĨA VIỆT NAM TRƯỜNG ĐẠI HỌC BÁCH KHOA Độc lập – Tự – Hạnh phúc -✩ - -✩ - NHIỆM VỤ LUẬN VĂN THẠC SĨ I Họ tên học viên: NGUYỄN MẠNH TUẤN MSSV: 1670364 Ngày, tháng, năm sinh: 24/11/1987 Nơi sinh: Hải Dương Chuyên ngành: KỸ THUẬT ĐIỆN TỬ Mã số: 60.52.02.03 TÊN ĐỀ TÀI: Thiết kế nhân Vedic 16x16 sử dụng cộng SQR Brent Kung Modified Kogge-Stone AI NHIỆM VỤ VÀ NỘI DUNG:  Nghiên cứu phương pháp cộng sử dụng  Nghiên cứu nhân Vedic, thiết kế nhân Vedic sử dụng cộng song song mô kết ModelSim  Nghiên cứu, thiết kế sơ đồ sơ đồ nhân Vedic Virtuoso tool dựa cộng khác cải tiến cộng, tính tốn độ trễ, cơng suất tìm nhân tối ưu III NGÀY GIAO NHIỆN VỤ: 11/02/2019 IV NGÀY HOÀN THÀNH NHIỆM VỤ: 02/06/2019 V CÁN BỘ HƯỚNG DẪN: Tiến Sỹ Trần Hoàng Linh Tp.HCM, ngày … tháng…… năm 2019 CHỦ NHIỆM BỘ MÔN CÁN BỘ HƯỚNG DẪN TRƯỞNG KHOA Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh LỜI CÁM ƠN Trước hết, muốn gửi lời cám ơn chân thành với TS Trần Hoàng Linh người ân cần nhiệt tình hướng dẫn giúp đỡ tơi q trính thực Luận văn tốt nghiệp Thầy khơng định hướng cho ý tưởng giải khó khăn gặp phải mà cịn dành nhiều thời gian để giúp tơi hồn thành luận văn thời hạn Tôi muốn cám ơn thầy cô Hội Đồng Luận Văn dành thời gian để đọc báo cáo đề tài đồng thời góp thêm ý kiến để luận văn tơi hồn thiện Cuối cùng, tơi muốn cám ơn gia đình bạn bè tạo điều kiện tốt để tơi hồn thành tốt Đề tài luận văn TÁC GIẢ Nguyễn Mạnh Tuấn Luận văn thạc sĩ GVHD: TS Trần Hồng Linh TĨM TẮT LUẬN VĂN Luận văn trình bày phương pháp cải tiến phép nhân Vedic dựa việc sử dụng cộng thành phần phát triển (Modified Kogge Stone Brent Kung) Kết nhận phương pháp nhân mới, so sánh với phép nhân sử dụng cộng truyền thống (Ripple Carry Adder, Carry Save Adder) phương diện độ trễ, đưa nhân Vedic có tối ưu mặt tốc độ Sau việc sử dụng phương pháp thiết kế cổng logic (new XOR-XNOR gate) ta áp dụng nhân có tốc độ tốt nhằm làm giảm cơng suất xuống mức chấp nhận This dissertation presents a method to improve Vedic multiplication based on the use of the adder components that are being developed (Modified Kogge Stone and Brent Kung) The results of obtaining a new multiplication method that will be compared with multiplication using traditional adders (Ripple Carry Adder, Carry Save Adder) in delay, giving the Vedic multiplier with speed optimization Then by using the new logic gate design methods (new XOR-XNOR gate), we will apply on the best speed multiplication to reduce the power down to an acceptable level Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh MỤC LỤC CHƯƠNG MỞ ĐẦU 1.1 LÝ DO CHỌN ĐỀ TÀI 1.2 TÌNH HÌNH NGHIÊN CỨU 1.3 NHIỆM VỤ LUẬN VĂN CHƯƠNG CƠ SỞ LÝ THUYẾT 2.1 BỘ NHÂN VEDIC 2.2 CÁC CHỈ SỐ CẦN ĐO 2.2.1 Độ trễ 2.2.2 Công suất CHƯƠNG THIẾT KẾ CHỨC NĂNG VÀ THIẾT KẾ LOGIC 11 3.1 CÁC BỘ CỘNG ĐƯỢC SỬ DỤNG THIẾT KẾ CÁC BỘ NHÂN VEDIC 11 3.1.1 Thiết kế 1: sử dụng Ripple Carry Adder(RCA) 11 3.1.2 Thiết kế 2: sử dụng Carry Save Adder 12 3.1.3 Thiết kế 3: sử dụng Bren Kung Adder 13 3.1.4 Thiết kế 4: sử dụng Kogge Stone 16 3.1.5 Thiết kế 5: sử dụng Modified Kogge Stone Adder 18 3.1.6 Thiết kế 6: sử dụng Modified Kogge Stone Adder Regular Square Root Brent Kung Carry Select Adder 19 3.2 QUY TRÌNH THIẾT KẾ BỘ NHÂN VEDIC 16X16 20 3.3 THIẾT KẾ CÁC BỘ NHÂN SỬ DỤNG: NEW EXOR, XNOR GATE, VÀ BỘ CỘNG FULL ADDER SỬ DỤNG NEW EXOR, ENOR GATE 25 CHƯƠNG KẾT QUẢ THỰC HIỆN SCHEMATIC VÀ ĐO ĐẠC THÔNG SỐ 27 4.1 CÁC BỘ NHÂN ĐƯỢC THIẾT KẾ TỪ CÁC BỘ CỘNG 27 4.1.1 Bộ nhân Vedic 2x2 27 4.1.2 Bộ nhân Vedic 4x4 28 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh 4.1.3 Bộ nhân Vedic 8x8 28 4.1.4 Bộ nhân Vedic 16x16 29 4.2 MƠ HÌNH NEW EXOR, XNOR GATE, VÀ BỘ CỘNG FULL ADDER SỬ DỤNG NEW EXOR, ENOR GATE 32 4.3 CÔNG SUẤT VÀ ĐỘ TRỄ CỦA BỘ NHÂN VEDIC VỚI CÁC BỘ CỘNG KHÁC NHAU VÀ CỔNG NEW XOR 33 4.3.1 Mơ dạng sóng ngõ 33 4.3.2 Công suất độ trễ phương pháp khác 41 CHƯƠNG KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 42 5.1 KẾT LUẬN 42 5.2 ĐỀ NGHỊ HƯỚNG PHÁT TRIỂN ĐỀ TÀI 42 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh DANH MỤC HÌNH ẢNH Hình 1.1 So sánh tốc độ phương pháp nhân Hình 1.2 Một số cơng trình nghiên cứu nhân Vedic giới Hình 2.1- Alternative way of multiplication by Urdhva tiryakbhyam Sutra Hình 2.2- Hardware Realization of 2x2 block Hình 2.3- 16x16 bits Vedic multiplier Hình 2.4- Định nghĩa trễ truyền Hình 3.1 Architecture of bits Ripple Carry Adder (RCA) 11 Hình 3.2- bits Ripple Cary Adder(RCA) 12 Hình 3.3- Full Adder 12 Hình 3.4- Architecture of Carry Save Adder 13 Hình 3.6 Carry Network 14 Hình 3.7- Architecture of of 8-Bits Brent Kung Adder 15 Hình 3.8- 8-Bits Brent Kung Adder 15 Hình 3.9- Architecture of the Bit KoggeStone Adder 16 Hình 3.10- 8-Bits Bit KoggeStone Adder-p1 17 Hình 3.11- 8-Bits Bit KoggeStone Adder-p2 17 Hình 3.12- Architecture of the Modified Kogge Stone Adder 18 Hình 3.13- Modified Kogge Stone Adder 19 Hình 3.14- Architecture of l6-bit Regular Square Root BK CSA 20 Hình 3.15-l6-bit Regular Square Root BK CSA 20 Hình 3.16- Schematic nhân Vedic 2x2 21 Hình 3.17 Half adder Hình 3.18 Truth Table for half adder 21 Hình 3.19: kết mơ test bench nhân Vedic 2x2 22 Hình 3.20: Schematic nhân 4x4 22 Hình 3.21: kết mơ test bench nhân Vedic 4x4 23 Hình 3.22: Schematic nhân 8x8 23 Hình 3.23: kết mô test bench nhân Vedic 8x8 24 Hình 3.24: Schematic nhân 16x16 24 Luận văn thạc sĩ GVHD: TS Trần Hồng Linh Hình 3.25: kết mô test bench nhân Vedic 16x16 25 Hình 3.26- new XOR-XNOR gate 25 Hình 3.27- new full adder sử dụngXOR-XNOR gate 26 Hình 4.1-Schematic Vedic 2x2 27 Hình 4.2-Schematic Vedic 4x4 28 Hình 4.3-Schematic Vedic 8x8 28 Hình 4.4-Schematic Vedic 16x16 29 Hình 4.5-Schematic bits Carry Save Adder 29 Hình 4.6-Schematic bits Ripple Carry Adder 30 Hình 4.7-Schematic 24 bits Modified Kogge Stone 30 Hình 4.8-Schematic 24 bits Regular SQRT BK CSA 31 Hình 4.9-Schematic 16 bits Regular SQRT BK CSA 31 Hình 4.10- Schematic new_XOR 32 Hình 4.11-New full_adder_22T 32 Hình 4.12-thơng số thiết lập cho dạng sóng ngõ vào 34 Hình 4.13-mơ hình dạng sóng ngõ vào 34 Hình 4.14-sóng ngõ vào nguồn 35 Hình 4.15-sóng ngõ vào nguồn 36 Hình 4.16-mơ hình mơ đo thơng số thiết kế 37 Hình 4.17-sóng ngõ 39 Hình 4.18-cơng suất nhân Vedic Carry Save Adder với full_adder cải tiến 40 Hình 4.19-độ trễ Vedic16x16 Modified Koggstone với cổng XOR cải tiến 40 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh DANH SÁCH BẢNG Bảng 4.1 chu kì độ rộng xung nguồn dc dùng mô ………………33 Bảng 4.2- kết mô phép nhân…………………………………………………39 Bảng 4.3- kết mô công suất độ trễ nhân ………………………41 DANH SÁCH TỪ VIẾT TẮT FA HA RCA BK CSA SQRT BK CSA Full Adder half adder Ripple Carry Adder Brent Kung Carry Select Adder SQuare RooT Brent Kung Carry Select Adder Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh CHƯƠNG MỞ ĐẦU 1.1 Lý chọn đề tài Công nghệ thiết kế vi mạch (VLSI) ngày cải tiến liên tục, thiết bị công nghệ đời ngày thân thiện đáp ứng nhu cầu người dùng Tăng tốc độ xử lí nhu cầu cấp thiết đảm bảo hệ thống đáp ứng cách nhanh yêu cầu người sử dụng lĩnh vực đời sống, công nghệ thông tin công nghiệp Thứ hai, vấn đề tiết kiệm lượng ngày xem vấn đề lớn sản phẩm thiết bị cầm tay (handset) Đó tiêu chí hàng đầu định lựa chọn sản phẩm khách hàng Tuy nhiên, với công nghệ pin thời điểm tại, nhà sản xuất sản phẩm tăng dung lượng pin cách tăng kích cỡ pin, đồng nghĩa với việc giá thành tăng theo Trong sản phẩm này, SoC xem thành phần tiêu thụ lượng Do vậy, tối ưu hóa dịng lượng chip đồng nghĩa với việc tăng thời lượng pin sử dụng sản phẩm Đây vấn đề hàng đầu mà nhà thiết kế ASIC (SoC) phải giải Có nhiều phương pháp đưa ra, để giải triệt để nhà nghiên cứu tiến hành nâng cấp tốc độ thiết bị từ đơn vị xử lí: Các nhân - khối cấu trúc cho đơn vị logic số học Một số phương pháp cải tiến kể đến như: Traditional Pen and Paper, Booth and Vedic Tốc độ tính tốn phương pháp nhân thể biểu đồ phía [1] Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh assign CP28 = CP18; assign CG28 = CG18; assign CP29 = CP19; assign CG29 = CG19; assign CP210 = CP110&CP18; assign CG210 = (CP110&CG18)|CG110; assign CP211 = CP111&CP19; assign CG211 = (CP111&CG19)|CG111; assign CP212 = CP112; assign CG212 = CG112; assign CP213 = CP113; assign CG213 = CG113; assign CP214 = CP114&CP112; assign CG214 = (CP114&CG112)|CG114; assign CP215 = CP115&CP113; assign CG215 = (CP115&CG113)|CG115; assign CP216 = CP116; assign CG216 = CG116; assign CP217 = CP117; assign CG217 = CG117; assign CP218 = CP118&CP116; 24 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh assign CG218 = (CP118&CG116)|CG118; assign CP219 = CP119&CP117; assign CG219 = (CP119&CG117)|CG119; assign CP220 = CP120; assign CG220 = CG120; assign CP221 = CP121; assign CG221 = CG121; assign CP222 = CP122&CP120; assign CG222 = (CP122&CG120)|CG122; assign CP223 = CP123&CP121; assign CG223 = (CP123&CG121)|CG123; assign CG33 = CG23; assign CP34 = CP24&CP22; assign CG34 = (CP24&CG22)|CG24; assign CP35 = CP25&CP23; assign CG35 = (CP25&CG23)|CG25; assign CP36 = CP26&CP22; assign CG36 = (CP26&CG22)|CG26; assign CP37 = CP27&CP23; assign CG37 = (CP27&CG23)|CG27; 25 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh assign CP38 = CP28; assign CG38 = CG28; assign CP39 = CP29; assign CG39 = CG29; assign CP310 = CP210; assign CG310 = CG210; assign CP311 = CP211; assign CG311 = CG211; assign CP312 = CP212&CP210; assign CG312 = (CP212&CG210)|CG212; assign CP313 = CP213&CP211; assign CG313 = (CP213&CG211)|CG213; assign CP314 = CP214&CP210; assign CG314 = (CP214&CG210)|CG214; assign CP315 = CP215&CP211; assign CG315 = (CP215&CG211)|CG215; assign CP316 = CP216; assign CG316 = CG216; assign CP317 = CP217; assign CG317 = CG217; assign CP318 = CP218; 26 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh assign CG318 = CG218; assign CP319 = CP219; assign CG319 = CG219; assign CP320 = CP220&CP218; assign CG320 = (CP220&CG218)|CG220; assign CP321 = CP221&CP219; assign CG321 = (CP221&CG219)|CG221; assign CP322 = CP222&CP218; assign CG322 = (CP222&CG218)|CG222; assign CP323 = CP223&CP219; assign CG323 = (CP223&CG219)|CG223; assign CG48 = (CP38&CG36)|CG38; assign CG49 = (CP39&CG37)|CG39; assign CG410 = (CP310&CG36)|CG310; assign CG411 = (CP311&CG37)|CG311; assign CG412 = (CP312&CG36)|CG312; assign CG413 = (CP313&CG37)|CG313; assign CP414 = CP314&CP36; assign CG414 = (CP314&CG36)|CG314; assign CP415 = CP315&CP37; 27 Luận văn thạc sĩ assign CG415 = (CP315&CG37)|CG315; assign CP416 = CP316; assign CG416 = CG316; assign CP417 = CP317; assign CG417 = CG317; assign CP418 = CP318; assign CG418 = CG318; assign CP419 = CP319; assign CG419 = CG319; assign CP420 = CP320; assign CG420 = CG320; assign CP421 = CP321; assign CG421 = CG321; assign CP422 = CP322; assign CG422 = CG322; assign CP423 = CP323; assign CG423 = CG323; assign CG515 = CG415; assign CG516 = (CP416&CG414)|CG416; assign CG517 = (CP417&CG415)|CG417; 28 GVHD: TS Trần Hoàng Linh Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh assign CG518 = (CP418&CG414)|CG418; assign CG519 = (CP419&CG415)|CG419; assign CG520 = (CP420&CG414)|CG420; assign CG521 = (CP421&CG415)|CG421; assign CG522 = (CP422&CG414)|CG422; assign CG523 = (CP423&CG415)|CG423; assign co = CG523; assign S[0] = P00; assign S[1] = P01^CG10; assign S[2] = P02^CG21; assign S[3] = P03^CG22; assign S[4] = P04^CG33; assign S[5] = P05^CG34; assign S[6] = P06^CG35; assign S[7] = P07^CG36; assign S[8] = P08^CG37; assign S[9] = P09^CG48; assign S[10] = P010^CG49; assign S[11] = P011^CG410; 29 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh assign S[12] = P012^CG411; assign S[13] = P013^CG412; assign S[14] = P014^CG413; assign S[15] = P015^CG414; assign S[16] = P016^CG515; assign S[17] = P017^CG516; assign S[18] = P018^CG517; assign S[19] = P019^CG518; assign S[20] = P020^CG519; assign S[21] = P021^CG520; assign S[22] = P022^CG521; assign S[23] = P023^CG522; assign sum = {S[23:0]}; endmodule module t_vedic16x16; reg [15:0]t_a; reg [15:0]t_b; wire [31:0]t_sum; wire t_co; 30 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh vedic16x16 u( t_a,t_b,t_sum,t_co); initial begin #50 t_a = 16'h0131; t_b = 16'h2367; #50 t_a = 16'h1231; t_b = 16'h4567; #50 t_a = 16'h0122; t_b = 16'h2345; #50 t_a = 16'h2127; t_b = 16'ha1c7; #50 t_a = 16'hcac2; t_b = 16'ha1cf; #50 t_a = 16'h0000; t_b = 16'hffff; #50 31 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh t_a = 16'hffff; t_b = 16'hffff; #50 t_a = 16'h0731; t_b = 16'h2967; #50 t_a = 16'h9253; t_b = 16'h4567; #50 t_a = 16'h0122; t_b = 16'h2745; #50 t_a = 16'h2927; t_b = 16'ha1c7; #50 t_a = 16'hcac2; t_b = 16'haacf; #50 t_a = 16'h0000; t_b = 16'hffff; #50 32 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh t_a = 16'hffff; t_b = 16'hf0ff; #50 t_a = 16'h0131; t_b = 16'h7367; #50 t_a = 16'h123f; t_b = 16'h4567; #50 t_a = 16'hd122; t_b = 16'h2345; #50 t_a = 16'hf127; t_b = 16'ha1d7; #50 t_a = 16'h1ac2; t_b = 16'ha1cf; #50 t_a = 16'h0d00; t_b = 16'hffff; #50 33 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh t_a = 16'hf0ff; t_b = 16'hff1f; #50 t_a = 16'h0131; t_b = 16'h2367; #50 t_a = 16'h1231; t_b = 16'h4567; #50 t_a = 16'h0122; t_b = 16'h2345; #50 t_a = 16'h2127; t_b = 16'ha1c7; #50 t_a = 16'hcac2; t_b = 16'ha1cf; #50 t_a = 16'h0000; t_b = 16'hffff; #50 34 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh t_a = 16'hffff; t_b = 16'hffff; #50 t_a = 16'h0731; t_b = 16'h2967; #50 t_a = 16'h9253; t_b = 16'h4567; #50 t_a = 16'h0122; t_b = 16'h2745; #50 t_a = 16'h2927; t_b = 16'ha1c7; #50 t_a = 16'hcac2; t_b = 16'haacf; #50 t_a = 16'h0000; t_b = 16'hffff; #50 35 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh t_a = 16'hffff; t_b = 16'hf0ff; #50 t_a = 16'he131; t_b = 16'h7367; #50 t_a = 16'h123f; t_b = 16'h4d67; #50 t_a = 16'hd102; t_b = 16'h2345; #50 t_a = 16'hf127; t_b = 16'ha1d3; #50 t_a = 16'h1a22; t_b = 16'ha1cf; #50 t_a = 16'h0d01; t_b = 16'hf0ff; #50 36 Luận văn thạc sĩ GVHD: TS Trần Hoàng Linh t_a = 16'hf0ff; t_b = 16'hff1f; end endmodule 37 LÝ LỊCH TRÍCH NGANG Họ tên: NGUYỄN MẠNH TUẤN Ngày, tháng, năm sinh: 24/11/1987 Nơi sinh: Hải Dương Địa liên lạc: Hồ Chí Minh, Việt Nam, 1670364@hcmut.edu.vn QUÁ TRÌNH ĐÀO TẠO Đại học : Học trường Đại học Bách Khoa Hồ Chí Minh, Ngành: ĐiệnTự Động từ năm 2005 – 2010 Sau đại học : học trường đại học Bách Khoa Hồ Chí Minh, Ngành: Kỹ thuật Điện tử Khoa: Điện – Điện tử, đợt năm 2016 - 2019 Q TRÌNH CƠNG TÁC Làm cơng ty TNHH thương mại dịch vụ kĩ thuật Logicom Làm nhân viên kĩ thuật Trung Tâm Khai Thác Ga Tân Sơn Nhất – tổng công ty Hàng Không Việt Nam từ 2013-nay ... TÀI: Thiết kế nhân Vedic 16x16 sử dụng cộng SQR Brent Kung Modified Kogge- Stone AI NHIỆM VỤ VÀ NỘI DUNG:  Nghiên cứu phương pháp cộng sử dụng  Nghiên cứu nhân Vedic, thiết kế nhân Vedic sử dụng. .. 3.1.4 Thiết kế 4: sử dụng Kogge Stone 16 3.1.5 Thiết kế 5: sử dụng Modified Kogge Stone Adder 18 3.1.6 Thiết kế 6: sử dụng Modified Kogge Stone Adder Regular Square Root Brent Kung. .. ĐƯỢC SỬ DỤNG THIẾT KẾ CÁC BỘ NHÂN VEDIC 11 3.1.1 Thiết kế 1: sử dụng Ripple Carry Adder(RCA) 11 3.1.2 Thiết kế 2: sử dụng Carry Save Adder 12 3.1.3 Thiết kế 3: sử dụng Bren Kung