Bài giảng Thiết bị ngoại vi và kỹ thuật ghép nối: Chương 1 - Bùi Quốc Anh

Kiến trúc hệ vi xử lý - máy tính là bài học của chương 1 thuộc bộ Bài giảng Thiết bị ngoại vi và kỹ thuật ghép nối do Bùi Quốc Anh biên soạn hướng đến trình bày các vấn đề cơ bản về kiến trúc thiết bị hệ kinh điển, các hệ nhúng; kiến trúc hệ máy tính Hi Performance - desktop; hoạt động của hệ thống.

Ch.1 Kiến trúc hệ VXL – MT ƒ Kiến trúc thiết bị hệ kinh điển, hệ nhúng ƒ Kiến trúc hệ máy tính ‘Hi Performance’ - desktop ƒ Hoạt động hệ thống P&I-Ch1:Architecture 1.1 Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems 1.1.1 Sơ đồ: phần: - CS, - Ngoại vi & - Interface P&I-Ch1:Architecture 1.1.1 a Central Sub System – CS: + CPU: Central Processing Unit: • Khái niệm: Là điều khiển trung tâm, thực công việc giao đặt nhớ chương trình cách thực phép xử lý lên biến nhị phân điều khiển thiết bị ngoại vi • Cơng việc bao gồm: – Tìm lệnh, giải mã lệnh, [tìm tốn hạng, xử lý cất kết quả], – In/Out với port kiểu Interrupt DMA để điều khiển thiết bị ngoi vi P&I-Ch1:Architecture ắc trng Specifications: ã Kớch thước toán hạng (bit): 4, 8, 12, 16, 32, 64 • Tốc độ xử lý: Mips, clock multiplier, • Kiến trúc: – RISC (Reduced Instruction Set Computer)vs CISC (Complex Instruction Set Computer), – DSP – Digital Signal Processor, – Micro Controller (All in one) • Pinning/Signalling (Data/Address - Mux, Control bus, IRQ, HRQ, RD/WR ), • Register set, • Instruction set – Addressing Modes, • Power: Slow/ sleep/ power down modes • P&I-Ch1:Architecture + Memories (Semiconductor): K/n & ROM: Khái niệm: • Lưu thơng tin (ch/tr số liệu) dạng nhị phân, • Dung lượng lớn (upto 100s Mega bit), tốc độ truy nhập nhanh (downto ns access time) – Physically: tính chất vật lý nào? • ROMs: Mask ROM, PROM, EPROM, EAROM, OTROM, NonVolatile mem, • Là nhớ đọc, lưu thơng tin điện, • Package : byte • Access time:100 120ns • Ghi/nạp nội dung: T/bị chuyên dùng (ROM Burner /Programmator) • Shadow ROM?: copy nội dung từ ROM sang DRAM khởi P&I-Ch1:Architecture động Memories (Semiconductor): SRAM ắ Lu thông tin tạm thời, không lu đợc điện, đọc ghi đợc, [Read/Write Mem] ¾ Static RAM: ¾ nhanh (80 ns), ¾ byte/nibble package, ắ mật độ byte/chip nhỏ (upto 64/256 KB/ chip), ắ đắt, tiêu thụ công suất nhiều, ắ CMOS RAM: chậm tiêu thụ cực ít, less W Vdụ: MC 146818 RealTimeClock-CMOS RAM ắ Dùng hệ nhỏ, cache memory P&I-Ch1:Architecture Memories (Semiconductor): DRAM Dynamic RAM: DRAM: ƒ Tèc ®é/Access time (50-70ns), [10 20ns] Pre-fetched ƒ MËt ®é bit/chip >> (1 Gbit/chip – 1996, Korea), ƒ bit package => DRAM bank, Tiêu thụ công suất nhỏ Thông tin lu đợc 10ms => refreshing DRAM với chu kú @ 7,5ms => phøc t¹p ƒ Dïng h có dung lợng nhớ lớn: máy tính, máy chñ P&I-Ch1:Architecture Memories (Semiconductor): FLASH & Others Flash memory: EAROM typed, đọc đợc, xoá bank, ghi lại đợc byte Thông tin lu đợc 20 nm, dùng nhiều ti tơng lai: BIOS, diskchip, USB stick Mem Serial EAROM/FLASH: dïng ®Ĩ l−u configuration, dïng bus I2C (Philips) Ví dụ ứng dụng : thẻ vi mạch, TV, Dual [Quad] Ported RAM: Switching Sys., PGA RAM-DAC: VGA, VoiceChip PCMCIA P&I-Ch1:Architecture Memories (Semiconductor): Logically: Bé nhí chøa th«ng tin gì? ƒ Program memory: ƒ chøa ch/tr đợc thực Data memory: biÕn ngÉu nhiªn, ƒ biÕn cã cÊu tróc, ƒ sè liệu có kiểu truy nhập đặc biệt FIFO, LIFO (Stack memory) P&I-Ch1:Architecture + Controllers: [Optional], vi mạch, nâng hiệu nang (performance) hệ thống, bao gồm: ã Bộ điều khiển u tiên ngắt PIC Priority Interrupt Controller, Intel 8259A ƒ Bé ®iỊu khiĨn truy nhËp trùc tiÕp bé nhí DMAC – Direct memory Access Controller, Intel 8237A ƒ Timer: mạch tạo khoảng thời gian, PITProgrammable Interval Timer, Intel 8254 Mạch quản trị nhớ: MMU- Memory Management Unit, sau này, thờng đợc built on chip với CPU Bus controller/Arbitor P&I-Ch1:Architecture 10 1.2 Hoạt động hệ thống: 1.2.5 Tìm thực lệnh : Diễn chủ yếu thời gian hoạt động, ngoại trừ lệnh HLT Ch/tr ngôn ngữ máy: tập hợp lệnh cã cÊu tróc, cã nghÜa, thùc hiƯn tht to¸n Chu kú lƯnh (Instruction Cycle): Kho¶ng thêi gian CPU thùc xong lệnh, gồm: tìm lệnh, giải m lệnh, [tìm toán hạng v thực lệnh (thực phép xử lý vo-ra)] độ dài lệnh: (CISC)1 hay nhiỊu byte, Thêi gian t/h:(CISC)1/nhiỊu chu kú m¸y (chu kú bus) Chu kú m¸y (Bus/Machine Cycle): thêi gian BusMaster thùc thao tác bus: đọc/ghi ô nhớ hay IO port Clock cycle: Chu kú m¸y: 12 chu kú clock, tuỳ CPU P&I-Ch1:Architecture 32 1.2 Hoạt động hệ thèng: Cã CPU’s BusCycles: • • • • • • • • M1, opcode fetching, Addr =>Program mem, -MEMR Data mem Reading, Addr=>Data mem, -MEMR Data mem Writing, Addr=>Data mem, -MEMW Input Port Reading, Addr=> IO space, -IOR Out Port Writing, Addr => IO space, -IOW Interrupt Acknowledge, -INTA, Halt, waiting for Ext Intr reset Bus Idle Thêm chu kú bus cđa DMAC: • IOR-MemW DMA bus cycle vμ • MemR-IOW DMA bus cycle P&I-Ch1:Architecture 33 1.2 Hoạt động hệ thống: 1.2.6 Wait State (Ready): ắ Thờng dùng để ghép nối: nhớ, ngoại vi tốc độ chậm ắ Hot ng Khi BusMaster phát địa & tín hiệu đọc/ghi (thêm tín hiệu khác) để thùc hiƯn chu kú bus, MMU/IO port [Controller] chđ động phát tín hiệu Ready=0 (not Ready) để yêu cầu BusMaster giữ nguyên trạng thái bus thêm [vài] nhÞp clock P&I-Ch1:Architecture 34 Case Study: IOW bus cycles w/o and w wait state: P&I-Ch1:Architecture 35 1.3 Thiết bị ngoại vi: 1.3.1 Key boards: • Khái niệm: – Thiết bị nhập số liệu lệnh cho máy – Phân loại: • Contact keys • Non contact keys • Membrane keys – Technical Problems: • Key bouncing • Ghost keys P&I-Ch1:Architecture 36 • Key organization: matrix • Key polling: – Line reversal technique: (Fig 1.5) – Scan (Fig P&I-Ch1:Architecture 37 P&I-Ch1:Architecture 38 P&I-Ch1:Architecture 39 P&I-Ch1:Architecture 40 PC Key board P&I-Ch1:Architecture 41 P&I-Ch1:Architecture 42 P&I-Ch1:Architecture 43 1.3.2 Màn hình P&I-Ch1:Architecture 44 P&I-Ch1:Architecture 45 Bài tập chơng ã Tìm hiểu bus ISA (Ch4), thiÕt kÕ mạch logic đĨ chÌn c¸c ws cho ISA slot CPU đäc/ ghi ®ịa ch cng ã Tạo mạch kiểm tra parity - 74HC280 P&I-Ch1:Architecture 46 ... media : - Pin Printer, - Jet Printer, - Laser Printer, - Thermal Transfer Printer, barcode Printer - High Speed Text Printer, - P&I-Ch1:Architecture 17 1. 1 .1. b T /bị Ngoại vi: Data Output Devices:... YellowWire ƒ -1 2 V ± 10 %, 1Amp, (nh− trªn), BlueWire ƒ - V±5%, 0.5 Amp, analog circuitries, WhiteWire ƒ Power good: OrangeWire ƒ Nguån th«ng minh: AXT P&I-Ch1:Architecture 14 1. 1 .1. b Thiết bị Ngoại vi: ... transistor - CRT (Cathode Ray Tube) P&I-Ch1:Architecture 16 1. 1 .1. b T /bị Ngoại vi: Data Output Devices: Printers: - Spec: Text-Graphics, Mono-Color, Resolution, ppm – page per minute, Size, Line-PostScript,