Bài giảng Kiến trúc máy tính: Hệ thống liên kết trong - Nguyễn Ngọc Hóa

Bài giảng Kiến trúc máy tính: Hệ thống liên kết trong cung cấp cho người học các kiến thức: Khái niệm chung, tổng quan về BUS, các đặc điểm của hệ thống liên kết, ví dụ PCI Bus. Mời các bạn cùng tham khảo nội dung chi tiết.

Kiến trúc máy tính Hệ thống liên kết NGUYỄN Ngọc Hố Bộ mơn Hệ thống thơng tin, Khoa CNTT Trường Đại học Công nghệ, Đại học Quốc gia Hà Nội 16 September 2015 Hoa.Nguyen@vnu.edu.vn Nội dung Khái niệm chung Tổng quan BUS Các đặc điểm hệ thống liên kết Ví dụ: PCI Bus Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá Hệ thống liên kết – Interconnection system  Tất thành phần máy tính phải kết nối với  Các thành phần khác có kiểu liên kết khác    Memory Input/Output CPU Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá Minh hoạ Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá Kết nối nhớ  Nhận gửi liệu  Nhận địa xác định vị trí cần truy cập  Nhận tính hiệu điều khiển từ CPU    Read Write Timing Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá Kết nối vào/ra (1)  Tương tự cách kết nối nhớ  Output    Nhận liệu từ máy tính Gửi liệu đến thiết bị ngoại vị Input   Nhận liệu từ thiết bị ngoại vi Gửi liệu đến máy tính Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá Kết nối vào/ra (2)  Nhận tính hiệu điều khiển từ máy tính  Gửi tín hiệu điều khiển đến thiết bị ngoại vi   Nhận địa từ máy tính   Quay đĩa cứng để đọc liệu vd số hiệu cổng xác định thiết bị Gửi tín hiệu ngắt Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá Kết nối CPU  Đọc lệnh liệu  Ghi lại liệu kết tính  Gửi tín hiệu điều khiển đến phận khác  Nhận xử lý yêu cầu ngắt Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá BUS   Định nghĩa: A communication pathway connecting two or more devices Single and multiple BUS structures    PC: Control/Address/Data bus DEC-PDP: Unibus Cấu trúc: 50 - 100 đường truyền tín hiệu, đường có chức riêng:    Đường liệu (data bus), Đường địa (address bus), Đường điều khiển (control bus) Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá Chức  Bus liệu    Giữ vai trò chuyển liệu (cả data lẫn intructions) Độ rộng bus liệu định đến hiệu máy tính (8, 16, 32, 64) Bus địa   Xác định nguồn/đích liệu (chẳng hạn vị trí lệnh nhớ chính) Độ rộng bus xác định dung lượng tối đa nhớ hệ thống   e.g 8080 has 16 bit address bus giving 64k address space Bus điều khiển  Kiểm sốt điều hịa thời gian thơng tin    Memory read/write signal Interrupt request Clock signals Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hố NGUYỄN NGUYEN Ngọc Hố 10 Thời gian khơng đồng  Không cần tham chiếu đến clock  Trao đổi tín hiệu để xác định tiến trình truyền tin  Tốc độ truyền chậm hơn, cần chế điều khiển phức tạp  Cho phép truyền tin thành phần không đồng Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 26 Asynchronous Timing – đọc Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 27 Asynchronous Timing – Ghi Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 28 e Các kỹ thuật điều phối - Arbitration  Có nhiều thiết bị liên kết đường bus (CPU, DMA controller, …)  cần có điều phối việc sử dụng bus    Bus master: module thực giao dịch Bus slave: module khơng phải master Chỉ có bus master thời điểm => cần phải có phương pháp điều phối (arbitration)   centralised distributed Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 29 Điều phối tập chung/ phân tán  Centralised  Single hardware device controlling bus access     Bus Controller Arbiter May be part of CPU or separate Distributed   Each module may claim the bus Control logic on all modules Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 30 f Hiệu bus  Được xác định nhờ tiêu chí sau:  Bandwidth  Latency  Độ dài vật lý bus  Số thành phần kết nối vào bus Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 31 Ví dụ: PCI Bus     Peripheral Component Interconnection Intel released to public domain 32 or 64 bit 50 lines Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 32 PCI Bus Lines (required)  Systems lines   Address & Data     32 time mux lines for address/data Interrupt & validate lines Interface Control Arbitration    Including clock and reset Not shared Direct connection to PCI bus arbiter Error lines Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 33 PCI Bus Lines (Optional)  Interrupt lines    Cache support 64-bit Bus Extension     Not shared Additional 32 lines Time multiplexed lines to enable devices to agree to use 64-bit transfer JTAG/Boundary Scan  For testing procedures Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 34 PCI Commands    Transaction between initiator (master) and target Master claims bus Determine type of transaction    e.g I/O read/write Address phase One or more data phases Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 35 PCI Read Timing Diagram Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 36 PCI Bus Arbiter Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 37 PCI Bus Arbitration Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 38 Tổng kết  Khái niệm chung thành phần liên kết, truyền thơng máy tính  Hệ thống BUS máy tính  Các đặc điểm quan trọng hệ thống BUS Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 39 Tài liệu tham khảo thêm  Chương tài liệu [1] (Stallings)  www.pcguide.com/ref/mbsys/buses/  Làm tập phần Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 40 ... Các đặc điểm hệ thống liên kết Ví dụ: PCI Bus Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá Hệ thống liên kết – Interconnection... NGUYEN Ngọc Hoá 38 Tổng kết  Khái niệm chung thành phần liên kết, truyền thơng máy tính  Hệ thống BUS máy tính  Các đặc điểm quan trọng hệ thống BUS Computer Architecture – –Department Department... Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 12 Kiến trúc bus truyền thống Computer Architecture – –Department Department of ofInformation Information Systems Systems @ @Hoá NGUYỄN NGUYEN Ngọc Hoá 13 High