Đang tải... (xem toàn văn)
Nghiên cứu thiết kế chế tạo bộ tổ hợp tần số sử dụng vòng khóa pha PLL Nghiên cứu thiết kế chế tạo bộ tổ hợp tần số sử dụng vòng khóa pha PLL Nghiên cứu thiết kế chế tạo bộ tổ hợp tần số sử dụng vòng khóa pha PLL luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp
BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI ĐÀO DUY HIẾU NGHIÊN CỨU, THIẾT KẾ CHẾ TẠO BỘ TỔ HỢP TẦN SỐ SỬ DỤNG VỊNG KHĨA PHA PLL LUẬN VĂN THẠC SĨ KỸ THUẬT KỸ THUẬT TRUYỀN THÔNG NGƯỜI HƯỚNG DẪN: TS PHẠM THÀNH CÔNG Hà Nội – Năm 2014 LỜI CAM ĐOAN Tôi xin cam đoan luận văn cơng trình nghiên cứu cá nhân, thực hướng dẫn khoa học Tiến sĩ Phạm Thành Công Các số liệu kết luận nghiên cứu trình bày luận văn trung thực chưa cơng bố hình thức Tơi xin chịu trách nhiệm nghiên cứu Học viên Đào Duy Hiếu MỤC LỤC LỜI CAM ĐOAN .1 DANH MỤC CÁC KÝ HIỆU VÀ CÁC CHỮ VIẾT TẮT DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ DANH MỤC CÁC BẢNG LỜI MỞ ĐẦU CHƯƠNG KỸ THUẬT VỊNG KHĨA PHA 10 1.1 Tổng quan vịng khóa pha 10 1.2 Sơ đồ khối 10 1.3 Nguyên lý hoạt động 11 1.4 Các khối PLL 13 1.4.1 Bộ tách sóng pha (Phase Detector) 13 1.4.2 Bộ lọc thông thấp (Low Pass Filter) 15 1.4.3 Khuếch đại chiều 16 1.4.4 Bộ tạo dao động điều khiển điện áp VCO .16 1.5 Ứng dụng vịng khóa pha PLL 17 1.5.1 Bộ tổ hợp tần số đơn 17 1.5.2 Giải điều chế FM .19 1.5.3 Giải điều chế FSK .20 CHƯƠNG BỘ TỔ HỢP TẦN SỐ 21 2.1 Khái quát chung tổ hợp tần số 21 2.1.1 Vị trí yêu cầu 21 2.1.2 Phân loại phương pháp tổ hợp tần số 22 2.2 Các mạch sở tổ hợp tần số 22 2.2.1 Tổ hợp tần số sử dụng mạch nhân, chia, cộng trừ 22 2.2.2 Các hệ thống tinh chỉnh tự động tần số tổ hợp .26 2.2.2.1 Hệ thống tự động tinh chỉnh tần số theo pha 27 2.2.2.2 Hệ thống tự động tinh chỉnh tần số theo tần số .32 2.3 Các phương pháp tổ hợp tần số 35 2.3.1 Phương pháp tổ hợp tương tự trực tiếp .35 2.3.1.1 Tổ hợp trực tiếp sử dụng nhiều dao động chuẩn .36 2.3.1.2 Tổ hợp dải tần rời rạc có bù tần số dao động phụ .39 2.3.1.3 Sơ đồ tổ hợp tần số sử dụng dao động chuẩn 41 2.3.2 Phương pháp tổ hợp gián tiếp 43 2.3.2.1 Bộ tổ hợp tần số gián tiếp với mạch vịng khóa pha 43 2.3.2.2 Bộ tổ hợp tần số gián tiếp có điều khiển trước chia biến đổi 46 2.3.2.3 Bộ tổ hợp tần số gián tiếp với nhiều mạch vòng khóa pha .49 2.3.3 Phương pháp tổ hợp tần số số trực tiếp .50 2.3.3.1 Tính chất phương pháp tổ hợp số trực tiếp 50 2.3.3.2 Tổ hợp tần số trực tiếp kết hợp vịng lặp khóa pha 52 2.3.3.3 Một số ứng dụng tổ hợp tần số số trực tiếp 56 2.3.4 So sánh phương pháp 59 CHƯƠNG THIẾT KẾ BỘ TỔ HỢP TẦN SỐ 61 3.1 Phương án thiết kế 61 3.1.1 Giới thiệu phương án thiết kế 61 3.1.2 Sơ đồ khối thiết kế tổ hợp tần số .62 3.1.3 3.2 Thiết kế chi tiết khối 63 Mô tổ hợp tần số .66 3.2.1 Giới thiệu phần mềm mô ADIsimPLL 66 3.2.2 Thực mô 66 3.2.3 Kết mô .67 KẾT LUẬN 74 TÀI LIỆU THAM KHẢO 75 DANH MỤC CÁC KÝ HIỆU VÀ CÁC CHỮ VIẾT TẮT Thuật ngữ Tiếng Anh Ý nghĩa Tiếng Việt AM Amplitude Modulation Điều chế biên độ CP Charge Pump Bơm điện tích BPF Band Pass Filter Bộ lọc thông dải DAC Digital Analog Converter Bộ biến đổi số sang tương tự DDS Direct Digital Synthesis Tổ hợp tần số trực tiếp FM Frequency Modulation Điều chế tần số FSK Frequency Shift Keying Điều chế dịch tần số LPF Low Pas Filter Lọc thông thấp MSK Minimum-shift keying Điều chế dịch pha tối thiểu PD Phase Detector So sánh pha PFD Phase Frequency Detector So sánh pha tần số PLL Phase Locked Loop Vịng khóa pha Tổ hợp tần số THTS VCO Dao động điều khiển điện áp Voltage Controled Oscilator DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ Hình 1.1 Sơ đồ khối vịng khóa pha 10 Hình 1.2 Dải bắt dải khóa PLL .11 Hình 1.3 Điện áp sau lọc thơng thấp 12 Hình 1.4 Ngun lý hoạt động tách sóng pha tương tự 13 Hình 1.5 Hàm truyền đạt tách sóng pha tương tự 14 Hình 1.6 Hàm truyền đạt tách sóng pha số 14 Hình 1.7 Tách sóng pha số EX-OR đáp tuyến 15 Hình 1.8 Tách sóng pha số dùng R-S Flip Flop đáp tuyến 15 Hình 1.9 Khuếch đại chiều 16 Hình 1.10 Bộ tổ hợp tần số đơn .18 Hình 1.11 Bộ tổ hợp tần số có tần số thấp 19 Hình 1.12 Giải điều chế FSK dùng PLL 20 Hình 2.1 Bộ chia có hồi tiếp 23 Hình 2.2 Bộ chia có hệ số chia biến đổi 24 Hình 2.3 Sơ đồ chia biến đổi dùng decade 25 Hình 2.4 Sơ đồ tinh chỉnh tự động tần số .26 Hình 2.5 Đặc tuyến điện áp vào – tần số VCO .27 Hình 2.6 Đặc tuyến tách sóng pha 29 Hình 2.7 Tần số phách .29 Hình 2.8 Dải khóa dải bắt PLL .30 Hình 2.9 Hình thành điện áp so pha xung .31 Hình 2.10 Sơ đồ nội suy có vịng PLL .31 Hình 2.11 Đặc tuyến phân biệt .32 Hình 2.12 Sơ đồ điều chỉnh điện tử dao động phụ 35 Hình 2.13 Tổ hợp tần số trực tiếp sử dụng nhiều dao động chuẩn 36 Hình 2.14 Tạo mạng tần số rời rạc tổng hợp trực tiếp 37 Hình 2.15 Phương pháp nội suy .38 Hình 2.16 Tạo mạng tần rời rạc phương pháp decade giống 39 Hình 2.17 Sơ đồ lọc bù trừ .40 Hình 2.18 Sơ đồ cấu trúc tạo mạng tần số phương pháp tổng hợp trực tiếp 42 Hình 2.19 Sơ đồ điều chỉnh tần số theo pha có chia biến đổi 43 Hình 2.20 Sơ đồ THTS vịng khóa pha có chia biến đổi cố định 45 Hình 2.21 Sơ đồ tổ hợp tần số có chia biến đổi biến tần sơ 46 Hình 2.22 Bộ chia có điều khiển trước chia biến đổi .47 Hình 2.23 Giản đồ thời gian chia có điều khiển trước chia biến đổi 48 Hình 2.24 Sơ đồ tổ hợp tần số hai vịng khóa pha 49 Hình 2.25 Sơ đồ cấu trúc DDS 51 Hình 2.26 Tổ hợp tần số theo phương pháp DDS điều khiển PLL 52 Hình 2.27 Sơ đồ khối mơ hình DDS trộn tần lên với PLL 54 Hình 2.28 Sơ đồ khối mơ hình DDS trộn tần lên với PLL vng pha 54 Hình 2.29 Sơ đồ khối mơ hình sử dụng DDS chia 55 Hình 2.30 Ứng dụng điều chế tần số FM DDS 57 Hình 2.31 Điều chế pha với DDS 58 Hình 2.32 Điều chế biên độ với DDS 59 Hình 3.1.Các kênh WLAN 2,4GHz chuẩn 802.11b/g/n 62 Hình 3.2 Sơ đồ khối thiết kế tổ hợp tần số 63 Hình 3.3 Sơ đồ khối chức IC ADF4360 64 Hình 3.4 Mạch lọc thông thấp 65 Hình 3.5 Sơ đồ mạch mô .67 Hình 3.6 Đồ thị sai số tần số tuyệt đối .68 Hình 3.7 Đồ thị sai pha đầu 68 Hình 3.8 Đồ thị nhiễu pha tần số 2,35GHz với tốc độ vịng lặp 80KHz 72 Hình 3.9 Đồ thị tần số với tốc độ vòng lặp 80KHz 72 Hình 3.10 Đồ thị nhiễu pha dao động điều khiển điện áp 73 DANH MỤC CÁC BẢNG Bảng 2.1 Tần số tuyến tương ứng với đảo mạch chọn tần số .42 Bảng 3.1 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 10KHz 69 Bảng 3.2 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 790KHz 70 Bảng 3.3 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 80KHz 71 LỜI MỞ ĐẦU Ngày trước phát triển mạnh mẽ kỹ thuật điện tử kỹ thuật vi điện tử có ứng dụng to lớn nhiều lĩnh vực đặc biệt lĩnh vực viễn thơng Trong lĩnh vực phát thanh, truyền hình, máy thu phát vơ tuyến đóng vai trị vơ quan trọng Yêu cầu chung máy thu phát vô tuyến đại phải đảm bảo hoạt động cách ổn định dải tần công tác Bộ tổ hợp tần số đóng vai trị quan trọng để tạo dao động chủ sóng máy phát sóng Để xây dựng tổ hợp tần số người ta tiến hành theo nhiều phương pháp, phương pháp thể ưu điểm, khuyết điểm riêng có phạm vi ứng dụng khác tùy thuộc vào tiêu lựa chọn Cơng nghệ tổ hợp tần số dùng vịng khóa pha PLL cơng nghệ thơng dụng phổ biến đơn giản, hiệu kinh tế Với kiến thức tiếp thu q trình học tập cơng tác, với giúp đỡ, hướng dẫn thầy giáo Phạm Thành Công, chọn đề tài "Nghiên cứu, thiết kế chế tạo tổ hợp tần số sử dụng vịng khóa pha PLL” Tơi xin chân thành cảm ơn TS Phạm Thành Công, thầy cô Viện Điện tử Viễn thông thầy cô trường ĐHBKHN giúp tơi hồn thành tốt nhiệm vụ luận văn mà nhà trường Viện giao cho Tuy nhiên, với thời gian kiến thức hạn hẹp nên luận văn khơng tránh khỏi cịn tồn nhiều thiếu sót, tơi mong nhận bảo, đóng góp thầy bạn Tôi xin chân thành cảm ơn ! CHƯƠNG THIẾT KẾ BỘ TỔ HỢP TẦN SỐ Modun tổ hợp tần số phận định đến việc tạo mạng tần số ổn định tần số thiết bị thu phát vô tuyến Để thực mục tiêu trọng tâm đưa giải pháp kỹ thuật để tăng tốc độ thiết lập tần số, nhớ tần số, qua phân tích phương pháp tổ hợp mạng tần số nghiên cứu chương trước thấy phương pháp có ưu điểm nhược điểm riêng Để đạt mục tiêu tạo mạng tần số có độ xác cao, độ ổn định đảm bảo yêu cầu đặt ra, tiến đến lựa chọn phương pháp tạo mạng tần số theo phương pháp tổ hợp số trực tiếp điều khiển vịng lặp khố pha 3.1 Phương án thiết kế 3.1.1 Giới thiệu phương án thiết kế Các hệ thống thông tin di động ngày đòi hỏi kết nối chất lượng cao, tốc độ liệu lớn, tần số hoạt động cao với nhiều kênh băng tần Bộ tổ hợp tần số thành phần thiếu hệ thống thông tin di động, máy phát máy thu Chúng thường thiết kế với kỹ thuật vịng lặp khóa pha PLL vịng lặp khóa pha thể ưu điểm độ phân giải tần số cao thời gian thiết lập ngắn Đề tài thực việc thiết kế mô tổ hợp tần số với kỹ thuật vịng khóa pha cho dải tần từ 2,2GHz đến 2,45GHz với bước nhảy tần 5MHz Trong tính tốn mơ tính đến ảnh hưởng nhiễu kênh liền kề nhiễu pha thành phần mạch điện tử hệ thống Ứng dụng thiết kế: Bộ tổ hợp tần số với dải tần từ 2,2GHz đến 2,45GHz sử dụng ứng dụng tạo dải tần số thu phát trao đổi liệu khoảng cách ngắn từ thiết bị thu phát cố định di động Bộ tổ hợp tần số ứng dụng việc tạo kênh tần số cho kết nối mạng không dây cục (Wireless LAN) với 14 kênh tần số từ 2,412GHz đến 2,472GHz 61 có khoảng cách kênh 5MHz (trừ khoảng cách kênh 12MHz trước kênh 14), thể theo hình 3.1.[13] Hình 3.1.Các kênh WLAN 2,4GHz chuẩn 802.11b/g/n Ngoài ra, tổ hợp tần số sử dụng cho thiết bị thu phát Bluetooth khoảng cách ngắn với dải tần từ 2400MHz đến 2483,5MHz (bao gồm khoảng bảo vệ) 3.1.2 Sơ đồ khối thiết kế tổ hợp tần số Như ta biết, hệ thống sử dụng vịng khóa pha PLL hệ thống điều khiển hồi tiếp Nó so sánh pha hai tín hiệu vào tạo tín hiệu sai khác (error signal) tỉ lệ với độ sai khác pha hai tín hiệu Tín hiệu sai khác qua lọc thông thấp để điều khiển dao động điều khiển điện áp VCO tạo tần số đầu Tần số đầu Fout đưa qua chia để quay lại đầu vào khối so pha tạo thành vòng hồi tiếp Nếu tần số đầu dịch chuyển, tín hiệu sai pha tăng lên, điều khiển tần số theo hướng ngược lại để giảm độ sai pha Tần số đầu khóa với tần số đầu vào khác tạo dao động thạch anh với tần số ổn định 62 Hình 3.2 Sơ đồ khối thiết kế tổ hợp tần số Hình 3.2 thể thành phần tổ hợp tần số sử dụng vịng khóa pha: thạch anh dao động, khối so pha (phase detector), khối bơm điện tích (charge pump), khối lọc thông thấp (LPF), khối dao động điều khiển điện áp VCO chia lập trình số nguyên N để chia tần số đầu giá trị nguyên 3.1.3 Thiết kế chi tiết khối Khối so pha chia số nguyên Các sản phẩm điện tử đại ngày cho thấy xu hướng tích hợp cao, modun hóa cấu trúc, mềm dẻo hóa ứng dụng hướng đại, mang lại nhiều hiệu thiết thực Trên thị trường có nhiều linh kiện đáp ứng yêu cầu chế tạo tổ hợp tần số IC số ADF4360 IC chức tích hợp cao, bao gồm khối tổ hợp tích hợp số nguyên N khối dao động điều khiển điện áp ADF4360 thiết kế với tần số hoạt động 2,25GHz, dải tần số đầu từ 2050MHz đến 2450MHz bên cạnh có chia hệ số với đầu tần số khoảng từ 1025MHz đến 1225 MHz Điều khiển ghi chíp qua giao diện dây Chíp hoạt động với điện áp cấp khoảng từ 3V đến 3,6V 63 Sơ đồ khối chức IC thể hình 3.3[12] Hình 3.3 Sơ đồ khối chức IC ADF4360 Về bản, Chip ADF4360 hoạt động tương tự hình 3.2, với khối vịng khóa pha Tần số dao động chuẩn lấy từ khối dao động TCX010 vào mạch qua chân REFIN , tần số dao động chuẩn qua đếm 14-Bit R chia thành xung chuẩn đưa vào so pha tần số (PFD), tần số tạo khoảng cách kênh tần số thiết lập Hệ số chia R số nguyên, nhận giá trị khoảng từ đến 16383 tùy thuộc vào thiết kế khối PLL Trong thiết kế đồ án mình, tơi chọn giá trị R=2 tần số PFD hay khoảng cách kênh 5MHz tạo tần số chuẩn đầu vào 10MHz Mặt khác, xung khối VCO qua khối ghép kênh Multiplexer tới chia hai mô đun (P/P+1) chia xuống tần số điều khiển đếm A đếm B Bộ đếm A (5-bit) đếm B (13- bit) kết nối với khối chia tần kép 64 (P/P+1) tạo chia số nguyên N với N= B.P+A Đầu hai đếm A B đưa đến so pha, so sánh với tần số chuẩn Tiếp theo, tín hiệu từ khối so pha đưa tới khối bơm điện tích (Charge Pump-CP) Tín hiệu bao gồm xung có độ dài phụ thuộc tuyến tính vào độ sai khác pha hai tín hiệu vào khối so pha Xung khởi động khối bơm điện tích, tín hiệu khối bơm điện tích lọc qua khối lọc vịng (lọc thơng thấp) kết nối từ chân CP tới chân VTUNE Như tín hiệu từ lọc tới chân VTUNE tạo nên tín hiệu vào điều khiển khối dao động VCO Cuối cùng, tần số đầu VCO qua khối Output Stage tạo tín hiệu tổ hợp hai cổng RFOUTA RFOUTB Bộ lọc Loop Filter Bộ lọc vịng lọc thơng thấp thiết kế với phần tử rời rạc Bộ lọc thông thấp thành phần quan trọng dao động tổ hợp tần số Tín hiệu so pha kết hợp với tín hiệu đơn bơm điện tích, sau tín hiệu đưa qua lọc thông thấp để hạn chế điện áp khối so pha không thay đổi nhanh Như vậy, điện áp đưa vào dao động VCO hạn chế Mạch lọc thơng thấp sử dụng mơ hình 3.4 sau: Hình 3.4 Mạch lọc thơng thấp 65 3.2 Mô tổ hợp tần số 3.2.1 Giới thiệu phần mềm mô ADIsimPLL Phần mềm ADIsimPLL phần mềm thiết kế phân tích tổ hợp tần số sử dụng vịng khóa pha PLL hãng Analog Devices với mục đích tối ưu hóa thiết kế PLL, giúp chúng hoạt động nhanh hơn, dễ dàng thiết lập theo mục đích người dùng Phần mềm giúp ta dễ dàng thiết kế, phân tích mơ tổ hợp tần số PLL sử dụng chíp PLL dịng ADF4000 Analog Devices Ta lựa chọn tham số u cầu cho khối vịng khóa pha, lựa chọn chip PLL, tham số khối điều khiển tần số VCO, lựa chọn dạng lọc khác nhau…, qua ta phân tích hiệu hoạt động mạch bao gồm nhiễu pha, đáp ứng tần số, thời gian khóa tần số 3.2.2 Thực mơ Thực mô tổ hợp tần số với tham số sau: • Tần số nhỏ 𝐹𝐹min = 2.2GHz • Tần số lớn 𝐹𝐹max = 2.45GHz • Khoảng cách kênh Phase Detector Frequency/Channel Spacing: 5MHz • PLL chip: ADF4360_1 • Bộ chia VCO: div =1 • Tốc độ vịng lặp điều khiển (Loop Bandwidth): 10KHz 66 Hình 3.5 Sơ đồ mạch mô 3.2.3 Kết mô Thời gian khóa (Lock Time) Thời gian cần thiết chuyển sang tần số hay thời gian thay đổi kênh thời gian khóa tần số pha Giá trị thời gian khóa thể đồ thị Sai số tần số tuyệt đối (Absolute Frequency Error) 67 |Freq Error| 1G 100M Abs Frequency Error (Hz) 10M 1M 100k 10k 1k 100 10 100m 100 200 300 400 500 600 700 800 Time (us) Hình 3.6 Đồ thị sai số tần số tuyệt đối Bên cạnh thời gian khóa, thời gian cài đặt (settling time) cần xem xét để đánh giá tốc độ mạch Đây thời gian sai số pha giảm từ gần 360 độ gần Giá trị thời gian xác lập thể đồ thị sai pha đầu (Output Phase Error) Output Phase Error 50 40 30 Phase Error (deg) 20 10 -10 -20 -30 -40 -50 100 200 300 400 500 600 Hình 3.7 Đồ thị sai pha đầu 68 700 800 Time (us) Khi tăng tốc độ vòng lặp điều khiển (Loop Bandwidth) tăng đốc độ khóa đồng thời tăng ảnh hưởng nhiễu pha Do vậy, ta cần tìm giá trị loop bandwidth thích hợp để cân thời gian khóa nhiễu pha cách thử nghiệm giá trị tốc độ vòng lặp khác • Với giá trị tốc độ vòng lặp 10KHz giá trị thấp để vòng lặp ổn định, ta có bảng kết nhiễu pha sau: Bảng 3.1 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 10KHz Freq - Total VCO Chip Filter 100 -94.04 -99.34 -95.57 -135.8 1.00k 10.0k 100k -88.39 -84.04 -110.7 -89.37 -84.67 -110.8 -95.37 -93.25 -128 -115.9 -101.9 -135.9 1.00M 10.0M 100M 1.00G 2.35G -132 -150 -159.6 -160 -160 -132 -150 -159.6 -160 -160 -167.9 -207.9 -247.9 -287.7 -298.2 -175.9 -215.9 -255.9 -294.4 -299.6 Giá trị thời gian khóa tần số với tốc độ vịng lặp 10KHz Thời gian khóa tần số tới 1Hz 450𝜇𝜇𝜇𝜇 Thời gian khóa tần số tới 5MHz 78,4 𝜇𝜇𝜇𝜇 - Giá trị thời gian khóa pha với tốc độ vịng lặp 10KHz Thời gian khóa pha tới 1độ 311 𝜇𝜇𝜇𝜇 Thời gian khóa pha tới 45 độ 228 𝜇𝜇𝜇𝜇 69 • Đặt tốc độ vịng lặp giá trị cao để vịng lặp ổn định 790 KHz, ta có kết tương ứng sau: Bảng 3.2 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 790KHz Freq - Total VCO Chip Filter 100 -95.57 -175.2 -95.57 -192.8 1.00k -95.57 -165.2 -95.57 -172.8 10.0k -95.56 -155.3 -95.56 -152.8 100k -95.25 -139.3 -95.25 -132.8 1.00M -95.09 -128.9 -95.1 -122.5 10.0M -132 -149.9 -132 -158.9 100M -159.4 -159.6 -172 -198.9 1.00G -160 -160 -212 -238.9 2.35G -160 -160 -226.9 -253.8 Giá trị thời gian khóa tần số với tốc độ vịng lặp 790KHz Thời gian khóa tần số tới 1Hz 13,2𝜇𝜇𝜇𝜇 Thời gian khóa tần số tới 5MHz 8,85 𝜇𝜇𝜇𝜇 - Giá trị thời gian khóa pha với tốc độ vịng lặp 790KHz Thời gian khóa pha tới 1độ 10,2 𝜇𝜇𝜇𝜇 Thời gian khóa pha tới 45 độ 𝜇𝜇𝜇𝜇 Ta thấy, tốc độ vòng lặp tăng nhanh thời gian khóa giảm xuống, tốc độ khóa tần số pha nhanh hơn, đồng thời độ nhiễu pha tăng lên (giá trị âm tăng lên) Ta giảm dần giá trị tốc độ vòng lặp tốc độ khóa độ nhiễu pha giảm dần Với giá trị tốc độ vòng lặp 80KHz ta thấy giá trị tốc độ khóa độ nhiễu pha hài hòa, cân Vậy ta lựa chọn tốc độ vòng lặp 80KHz 70 Bảng 3.3 Giá trị nhiễu pha (dBc/Hz) với tốc độ vòng lặp 80KHz Freq - Total VCO Chip Filter 100 -95.57 -135.5 -95.57 -162.9 1.00k -95.56 -125.5 -95.57 -142.9 10.0k -95.21 -115.5 -95.26 -123 100k -94.69 -107.9 -94.98 -112.4 1.00M -128.8 -131.9 -131.8 -148.8 10.0M -150 -150 -171.8 -188.8 100M -159.6 -159.6 -211.8 -228.8 1.00G -160 -160 -251.8 -268.8 2.35G -160 -160 -266.6 -283.5 Giá trị thời gian khóa tần số với tốc độ vịng lặp 80KHz Thời gian khóa tần số tới 1Hz 63,2𝜇𝜇𝜇𝜇 Thời gian khóa tần số tới 5MHz 17𝜇𝜇𝜇𝜇 - Giá trị thời gian khóa pha với tốc độ vịng lặp 80KHz Thời gian khóa pha tới 1độ 40,8 𝜇𝜇𝜇𝜇 Thời gian khóa pha tới 45 độ 27,3 𝜇𝜇𝜇𝜇 So sánh với thiết lập hai trường hợp đầu ta thấy, thời gian khóa tần tới 5MHz (tương đương độ rộng kênh) tốc độ lặp 80KHz nhanh gần 4,5 lần so với tốc độ vòng lặp 10KHz chậm lần với tốc độ vòng lặp 790KHz Tuy nhiên, mức độ nhiễu pha với tốc độ vịng lặp 80KHz ln trì mức tốt so với tốc độ 790KHz 71 Phase Noise at 2.35GHz -60 Total Loop Filter Chip Ref VCO -70 Phase Noise (dBc/Hz) -80 -90 -100 -110 -120 -130 -140 -150 -160 10k 100k 1M 10M 100M Frequency(Hz) Hình 3.8 Đồ thị nhiễu pha tần số 2,35GHz với tốc độ vịng lặp 80KHz Hình 3.9 Đồ thị tần số với tốc độ vòng lặp 80KHz Từ hình 3.9, ta thấy tần số đầu khối VCO lúc đầu tăng từ 2,28GHz tới 2.456GHz khoảng 10𝜇𝜇𝜇𝜇 đầu sau dao động ổn định tần số 2,45GHz tần số mong muốn khối VCO sau thời gian khoảng 22 𝜇𝜇𝜇𝜇 72 VCO Phase Noise at 2.35GHz -80 SSB Phase Noise (dBc/Hz) -90 -100 -110 -120 -130 -140 -150 -160 10k 100k 1M 10M 100M 1G 10G Offset Frequency Hình 3.10 Đồ thị nhiễu pha dao động điều khiển điện áp Khối VCO tích hợp chíp ADF4360 đạt mức nhiễu pha -160dBc/Hz có nghĩa khoảng tần số từ 2,2GHz đến 2,45GHz, mức nhiễu pha khối VCO -160dBc/Hz Qua việc mô tổ hợp tần số PLL ta lựa chọn tham số u cầu cho khối vịng khóa pha, lựa chọn chip PLL, tham số khối điều khiển tần số VCO, lựa chọn dạng lọc khác nhau…, qua ta phân tích hiệu hoạt động mạch bao gồm nhiễu pha, đáp ứng tần số, thời gian khóa tần số 73 KẾT LUẬN Sau thời gian làm luận văn, với nỗ lực cố gắng tìm tịi, nghiên cứu tham khảo nhiều tài liệu với giúp đỡ tận tình TS Phạm Thành Cơng, tơi hồn thành đề tài “ Nghiên cứu, thiết kế tổ hợp tần số sử dụng vịng khóa pha PLL” Trong tơi tìm hiểu lý thuyết phương pháp tổ hợp tần số, đồng thời nghiên cứu sâu kỹ thuật tổ hợp số kết hợp điều khiển vịng khóa pha Từ xây dựng mô khối mạch tổ hợp tần số sở phần mềm ADIsimPLL để tối ưu hóa hiệu hoạt động mạch Vì thời gian thực đồ án có hạn nên tơi chưa thực việc chế tạo tổ hợp tần số cụ thể Hướng phát triển luận văn tiếp tục hoàn thiện phát triển thêm chức năng, thiết kế tổ hợp tần số thiết bị thu phát vô tuyến đưa vào ứng dụng thực tiễn Trong thời gian thực đồ án, thân thực cố gắng nghiên cứu, tìm hiểu nội dung đồ án nội dung liên quan Tuy nhiên, hạn chế lực, kinh nghiệm khó khăn tài liệu nên đồ án không tránh khỏi sai sót định Tơi mong nhận góp ý, bảo thầy cô giáo bạn học viên quan tâm đến nội dung đồ án Cuối cùng, xin chân thành cám ơn đến thầy cô Viện Điện tử Viễn thông thầy cô trường Đại học Bách Khoa Hà Nội đặc biệt giúp đỡ tận tình TS Phạm Thành Công, người trực tiếp hướng dẫn em hồn thành luận văn Tơi xin chân thành cảm ơn! 74 TÀI LIỆU THAM KHẢO Tiếng Anh [1] Behzad Razavi (1998), RF Microelectronics, Prentice Hall [2] Brennan V P.(1996), Phase-Locked Loops: Principles and Practice, McGraw-Hill, New York [3] Dan Wolaver.(1991), Phase-Locked Loop Circuit Design, Prentice Hall [4] Gursharan Reehal (1998), A Digital Frequency Synthesizer Using Phase Locked Loop Technique, The Ohio State University [5].Roland Best.(1997), Phase-Locked Loops: Design, Simulation and Applications, McGrawHill, pp.86-104 [6] Woo Mun Kit (2006), Frequency Synthesizer Requirements For Future Cellular Radio Systems, University of Southern Queenland Tiếng Việt [7] Hồ Anh Túy.(1996), Xử lý tín hiệu số, Nhà xuất Khoa học kỹ thuật [8] Nguyễn Quốc Trung (2006), Xử lý tín hiệu lọc số - Tập 2, Nhà xuất Khoa học kỹ thuật [9] Phạm Minh Hà (1997), Kĩ thuật mạch điện tử, Nhà xuất khoa học kĩ thuật [10].Trần Văn Khẩn, Đỗ Quốc Trinh, Đinh Thế Cường (2006), Cơ sở kỹ thuật thông tin vô tuyến, Học viện kỹ thuật quân sự, tr.124-155 Trang Web [11].http://www.analog.com, truy cập cuối ngày 30/3/2014 [12].http://www.alldatasheet.com/datasheet-pdf/237174/ADF4360-1.html, truy cập cuối ngày 30/3/2014 [13].http://en.wikipedia.org/wiki/List_of_WLAN_channels, truy cập cuối ngày 30/3/2014 75 ... pháp tổ hợp gián tiếp 43 2.3.2.1 Bộ tổ hợp tần số gián tiếp với mạch vịng khóa pha 43 2.3.2.2 Bộ tổ hợp tần số gián tiếp có điều khiển trước chia biến đổi 46 2.3.2.3 Bộ tổ hợp tần số. .. độ tính xác IC chế tạo nên PLL Đồng thời kết hợp với thạch anh, có khả tạo dải tần rộng, độ xác cao, giá thành thấp… Hình 1.10 Bộ tổ hợp tần số đơn Bộ tổ hợp tần số đơn thiết kế cách đưa tín... mạch vịng khóa pha .49 2.3.3 Phương pháp tổ hợp tần số số trực tiếp .50 2.3.3.1 Tính chất phương pháp tổ hợp số trực tiếp 50 2.3.3.2 Tổ hợp tần số trực tiếp kết hợp vịng lặp khóa pha