1. Trang chủ
  2. » Giáo Dục - Đào Tạo

TỔ CHỨC bộ NHỚ (cấu TRÚC máy TÍNH SLIDE)

50 94 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 50
Dung lượng 674,5 KB

Nội dung

Trắc nghiệm, bài giảng pptx các môn chuyên ngành Y dược và các ngành khác hay nhất có tại “tài liệu ngành Y dược hay nhất”; https://123doc.net/users/home/user_home.php?use_id=7046916. Slide bài giảng môn cấu trúc máy tính ppt dành cho sinh viên chuyên ngành công nghệ - kỹ thuật và các ngành khác. Trong bộ sưu tập có trắc nghiệm kèm đáp án chi tiết các môn, giúp sinh viên tự ôn tập và học tập tốt môn cấu trúc máy tính bậc cao đẳng đại học chuyên ngành công nghệ - kỹ thuật và các ngành khác

Bài TỔ CHỨC BỘ NHỚ Nội dung Cơ sở nhớ bán dẫn Bản đồ nhớ máy tính IBM PC Phối ghép ROM, RAM IBM/XT 8088 Định thời chu kỳ đọc/ghi 8086/88 Dải thơng bus máy tính 80x86 Giới thiệu Bộ nhớ máy tính • Bộ nhớ thiết bị ghi chứa thơng tin: ROM, RAM, cache, đĩa cứng, đĩa mềm, CD • Bộ nhớ (chip nhớ): vi mạch RAM, ROM • Bộ nhớ ngồi: đĩa cứng, đĩa mềm, CD ROM • Các tính chất: Dung lượng: khả lưu trữ liệu thiết bị (MByte) Tốc độ truy nhập: tốc độ truyền liệu thiết bị (MBps) Giao tiếp: cấu trúc bên ngồi nhớ (số chân, đặc tính) Cơ sở nhớ bán dẫn • • • • Dùng để lưu mã lệnh liệu Ghép nối trực tiếp với CPU Tốc độ đáp ứng CPU Bộ nhớ ROM RAM 1.1 Dung lượng chip nhớ • • • • Bit – binary digit Bit đơn vị sở thông tin máy tính Dung lượng chíp nhớ: Kbit, Mbit, Gbit Dung lượng nhớ: KByte, Mbyte, GByte 1.2 Tổ chức chip nhớ m bit n bit Address Control Tổ chức chip nhớ: Dung lượng chip nhớ: Data /CS /WT /RD 2^m x n (2^m x n) bit 1.3 Tốc độ chip nhớ Thời gian truy cập (Access time): taccess m bit n bit Address Control /CS /WT /RD taccess = ~10ns ÷ ~100ns Data 1.4 Phân loại chip nhớ • ROM: chip nhớ cố định hay chip nhớ đọc – PROM (Programmable ROM): chip ROM khả trình – EPROM (Erasable PROM): PROM xóa • UV-EPROM: PROM xóa tia cực tím – EEPROM (Electrically EPROM): PROM xóa điện – Flash EPROM: PROM xóa nhanh – Maskable ROM: ROM có sẵn nội dung • RAM: chip nhớ truy cập ngẫu nhiên hay chip nhớ đọc/ghi – SRAM (Static RAM): RAM tĩnh – DRAM (Dynamic RAM): RAM động – NV-RAM (Nonvolatile-RAM): RAM ko thay đổi Bộ nhớ ROM • Bộ nhớ đọc (Read Only Memory) • Thường dùng để nạp chương trình điều khiển hệ thống, thiết bị • Trong máy IBM, ROM BIOS lưu chương trình vào sở ROM lưu chương trình dịch BASIC • ROM chiếm vùng địa cao, đoạn FFFFh trở xuống • Địa khởi động CS:IP =FFFF:0000 Vi mạch UV-PROM • Dung lượng 64Kbit • Tổ chức 8Kx8 • Xố tia cực tím VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 VCC PCM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 Chip UV ROM 2764 Truy cËp trùc tiÕp bé nhí (DMA)  Kh¸i niƯm: DMA phơng pháp vào/ra, liệu trực tiếp nhớ máy tính ngoại vi mà không dùng vi xử lý DMAC: Bộ điều khiển chuyển liệu nhớ mạch ngoại vi Trong máy PC có chủ bus CPU DMAC Việc phân quyền điều khiển bus tín hiệu /AEN định: /AEN=0-CPU bus, /AEN=1-DMA bus So sánh chuyển liệu sử dụng CPU vµ DMA DMAC 8237 cã thĨ trun byte liệu thiết bị ngoại vi I/O nhớ chu kỳ đồng hồ 8088 phải thùc hiƯn 39 chu kú ®ång hå: Sè chu kú ®ång hå (Tclk) BACK: MOV AL,[SI] 10xTclk OUT PORT,AL 10xTclk INC SI 2xTclk LOOP BACK 17xTclk Tæng: 39xTclk Tổ chức DMA Bus d÷ liƯu DREQ CPU 8088 HRQ HLDA DMA C 823 DAC K Bé nhí §iỊu khiể n đĩa Bus địa Bus điều khiển (IOR, IOW, MEMR, MEMW) SƠ ĐỒ KHỐI Quá trình DMA Ngoại vi  DMAC: DREQ =High (Y/c DMA) DMAC  CPU: HRQ = High (Y/c treo CPU) CPU DMAC : HLDA=High (Chấp nhận treo) DMAC  Ngoại vi: DACK (Chấp nhận DMA) DMAC bắt đầu truyền liệu Bộ nhớ Ngoại vi 6.DMAC kết thúc, HRQ = Low Vi mạch DMA Controller 8237 CS (vào): tÝn hiÖu chän chip DMAC A7 IOR 8237 40 A6 IOW 39 CLK(vào): xung đồng hồ A5 MEMR 38 A4 AEN (vào): cho phép địa MEMW 37 +5v EOP 36 DB0-DB7 (vµo/ra): tÝn hiƯu chiều READY 35 A3 nối đến bus địa liệu HLDA 34 A2 ADSTB 33 A1 hÖ thèng AEN 32 A0 HRQ (ra): tín hiệu yêu cầu treo đến HRQ 10 31 VCC CS 11 30 DB0 bé vi xư lý CLK 12 29 DB1 HLDA (vµo): tÝn hiƯu b¸o chÊp nhËn A RESET 13 DB2 28 DACK2 14 yêu cầu treo từ vi xử lý 27 DB3 DACK3 15 DB4 26 DACK0-DACK3 (ra): tÝn hiƯu tr¶ lời 16 DREQ3 DACK 25 17 yêu cầu DMA cho kênh DREQ2 24 18 DREQ1 DACK 23 DRQ0-DRQ3 (vào): tín hiệu yêu DREQ0 19 22 cầu treo từ thiết bị ngoại vi GND DB5 21 20 DB6 IOR, IOW (vµo/ra): tÝn hiƯu vµo DB7 Bè trí chân chip DMA điều khiển đọc/ghi DMAC 8237 tín hiệu điều khiển đọc/ghi ngoại vi 8237A Sơ đồ khối DMAC 8237 DREQ0 DB0-DB7 Data Bộ đệm dữliệu DMA0 DACK0 DREQ1 DMA1 A0-A7 Bộ đệm Address địa DREQ2 DMA2 Control Bộ thời gian đ/khiển DACK1 DACK2 DREQ3 DMA3 Đ ịnh quyền u tiên Hì nh 8-7 Sơđồ khối DMA 8237 DACK3 S kờnh DMA: Ưu tiên: kênh 0, 1, 2, DREQ: yêu cầu DMA DACK: xác nhận DMA Phèi ghÐp DMAC víi hƯ thèng Bus d÷ liƯu DREQ CPU 8088 HRQ HLDA DMA C 823 DAC K Bé nhí §iỊu khiĨ n ®Üa Bus ®Þa chØ Bus ®iỊu khiĨn (IOR, IOW, MEMR, MEMW) SƠ ĐỒ KHỐI Chu kú bus DMA Ngo¹i vi gửi DREQ0 - DREQ3 (Request line) yêu cầu DMA ®Õn DMAC 8237 DMAC 8237 gưi tÝn hiƯu HRQ yêu cầu CPU treo CPU gửi HLDA báo chấp nhận DMA DMAC gửi DACK báo ngoại vi yêu cầu DMA dợc chấp nhận DMAC chiếm quyền sử dụng bus thực thao tác DMA Dữ liệu đợc di chuyển thiết bị ngoại vi nhớ Kết thúc truyền DMA đêm hết (Terminal Count) DMAC xt tÝn hiƯu ch©n EOP (End Of Process) TÝn hiƯu HOLD vỊ 0, CPU trë l¹i ®iỊu khiĨn bus BiĨu ®å thêi gian cđa chu kú DMA Chu kú DMA CLK DREQ HRQ HLDA DACK Hình 8-9 Biểu đồ thời gian DMA Các kênh DMA máy tính PC/XT * Kênh * Kênh * Kênh dụng * Kênh dụng 0: Dùng làm tơi DRAM 1: Không sử dụng 2: Bộ Điều khiển ổ đĩa mềm sử 3: Bộ Điều khiển ổ đĩa cứng sử Tốc độ truyền DMA máy tính PC/XT ãChu kỳ bus DMA = 10 chu kỳ đồng hồ TCLK ãTCLK=1/4,7MHz = 210ns •TDMA bus = 10 x 210ns = 2.100ns ãTốc độ truyền liệu kênh DMA: DTDMA bus = 1/2.100ns = 476.190B/s DMA máy tính PC/AT 80286 ãBổ sung thêm 8237 thứ ãDMA truyền liệu 16 bít ã DMAC 8237#1 hoàn toàn giống nh PC/XT Riêng kênh 0, IBM không sử dụng để làm t DRAM ãDMAC 8237# thiết bị chủ kênh đ ợc sử dụng để nối tầng với 8237 #1 DMA ë m¸y tÝnh tõ thÕ hƯ 80286 vỊ sau 8237 #1 8237 #2 HLDQR HOLDA 8026 DRQ0 DACK0 DRQ0 DACK0 DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3 DRQ1 DAQ1 DRQ2 DAQ2 DRQ3 DAQ3 DMA ë m¸y tÝnh tõ thÕ hệ sau DRQ0 Phần DACK0 chân DRQ1 DACK1 DRQ2 DACK2 ch©n DRQ3 DACK3 DRQ5 DACK5 DRQ6 DACK6 ch©n 80286 DRQ7 DACK7 36 PhÇn 62 PhÇn 36 vỊ Bài tập nhớ • • • • • • • Xác định ngày tháng ROM BIOS? Xác định dung lượng nhớ qui ước? Xác định địa cổng COM 1,2,3,4? Xác định địa LPT1,2,3,4? Xem chương trình địa FFFF:0000? Xem đồ nhớ máy tính? Bộ nhớ mở rộng, nhớ phát triển, vùng nhớ cao gì? Bài tập nhớ • Xác định chu kỳ đọc/ghi nhớ PC/XT có tần số CPU: a) MHz với trạng thái đợi b) MHz với trạng thái đợi c) MHz với trạng thái đợi • Xác định chu kỳ đọc/ghi nhớ PC/AT286 có tần số CPU: a) 12 MHz với trạng thái đợi b) 16 MHz với trạng thái đợi c) 16 MHz với trạng thái đợi ...Nội dung Cơ sở nhớ bán dẫn Bản đồ nhớ máy tính IBM PC Phối ghép ROM, RAM IBM/XT 8088 Định thời chu kỳ đọc/ghi 8086/88 Dải thông bus máy tính 80x86 Giới thiệu Bộ nhớ máy tính • Bộ nhớ thiết bị ghi... trình kiểm tra tổng ROM BIOS: – Check Sum: lấy bù tổng tất byte (bỏ nhớ carry) link – Chương trình kiểm tra tổng: link Tổ chức Bộ nhớ RAM • Khái niệm: – Khối nhớ: Bộ nhớ RAM = n khối nhớ – Bít bậc... sở thông tin máy tính Dung lượng chíp nhớ: Kbit, Mbit, Gbit Dung lượng nhớ: KByte, Mbyte, GByte 1.2 Tổ chức chip nhớ m bit n bit Address Control Tổ chức chip nhớ: Dung lượng chip nhớ: Data /CS

Ngày đăng: 22/03/2021, 17:01

TỪ KHÓA LIÊN QUAN