Hiện nay việc sử dụng các mạch số kết kợp với chíp vi điều khiển trong các hệ thống điều khiển tự động đã trở nên rất phổ biến vì những ưu việt của nó như: độ chính xác, khả năng lậ[r]
(1)Mục lục
Trang
I. ĐẶT VẤN ĐỀ 2
II PHƯƠNG ÁN THIẾT KẾ 3
1 Mô tả hoạt động hệ thống
2 Phương án thiết kế
3 Sơđồ khối hệ thống
III. THIẾT KẾ 5
1 Khối xử lý
1.1 Giới thiệu chung vi điều khiển 8051 5
1.2 Chức chân tín hiệu
1.3 Bộ nhớ chip 10
1.4 Các Bộ định thời/Bộ đếm 11
1.5 Điều khiển ngắt 12
2 Khối giải mã 13
3 Khối hiển thị 15
IV. NGUYÊN LÝ HOẠT ĐỘNG 16
1 Nguyên lý hoạt động 16
2 Sơđồ nguyên lý mạch đèn giao thông 18
3 Chương trình điều khiển 18
V. MỞ RỘNG 23
(2)I. ĐẶT VẤN ĐỀ
Trong hệ thống giao thông nước ta, vấn đề an tồn giao thơng tránh ùn tắc đô thị thành phố lớn vấn đề cấp bách tồn xã hội quan tâm Vì phương tiện hướng dẫn giao thơng đóng vai trị quan trọng, góp phần hạn chế xung đột xảy tham gia giao thông Tại thị hệ thống đèn điều khiển giao thơng quan trọng Hệ thống đèn điều khiển giao thơng khơng có tác dụng hạn chế xung đột giao thơng thành phố mà cịn cơng cụ điều khiển luồng giao thông nhằm hạn chế ùn tắc - vấn đề nan giải thành phố lớn Vì lí trên, chúng em định chọn đề tài “Thiết kế hệ thống đèn điều khiển giao thông” cho tập lớn môn học “Vi xử lý”
(3)II. PHUƠNG ÁN THIẾT KẾ
1.Mô tả hoạt động của hệ thống
Mật độ giao thông phát triển mạnh mẽ thị lớn địi hỏi hệ thống điều khiển giao thơng phải xác, linh hoạt, đơn giản hiệu cao Hệ thống đèn giao thông hai pha phần đáp ứng yêu cầu
Mỗi pha gồm đèn: Xanh - Đỏ - Vàng điều khiển phương tiện giới
Hoạt động pha chế độ điều khiển tự động sau:
9 Đèn xanh: 20 giây, hướng ứng với pha phép
9 Đèn vàng: giây, thông báo cho phương tiện ứng với pha giảm tốc độ, chuẩn bị dừng lại
9 Đèn đỏ: 27 giây, phương tiện dừng lại
9 Khi đèn xanh đường sáng thi đèn xanh người
đi bộ ở đường sang ngược lai
2.Phương án thiết kế
(4)3.Sơ đồ khối hệ thống
Hình 1: Sơ đồ khối hệ thống đèn giao thông MAIN BOARD
Khối điều khiển bao gồm VĐK(AT89s52)
giải mã(sn74ls47)
LED BOARD1
Đèn & đếm ngược hai tuyến
&
LED BOARD2
Đèn & đếm ngược hai tuyến
&
BU
(5)III THIẾT KẾ
1.Khối xử lý
1.1. Giới thiệu chung về vi điều khiển 8051
Vi điều khiển AT89C51 vi điều khiển thuộc họ 8051, loại CMOS, có tốc độ cao cơng suất thấp với nhớ Flash lập trình Nó sản xuất với cơng nghệ nhớ khơng bay mật độ cao hãng Atmel.AT89C51 có 40 chân, đóng gói theo tiêu chuẩn PDIP Hình biểu diễn sơ đồ chân hình biểu diễn sơ đồ khối chức vi điều khiển
Hình 2: Sơ đồ chân vi điều khiển 8051
Các đặc điểm tiêu chuẩn (của họ vi điều khiển 8051):
9 4KB Flash ROM
9 128 byte RAM
9 cổng vào/ra song song bit
9 định thời/đếm 16 bit
9 Kiến trúc vectơ ngắt mức (five vector two-level interrupt architecture)
(6)9 Mạch tạo dao động chip mạch đồng hồ
AT89C51 thiết kế với logic tĩnh cho hoạt động có tần số giảm xuống hỗ trợ hai chế độ tiết kiệm lượng lựa chọn phần mềm Chế độ nghỉ dừng CPU cho phép RAM, định thời/đếm, cổng nối tiếp hệ thống ngắt tiếp tục hoạt động Chế độ nguồn giảm trì nội dung RAM không cho mạch dao động cung cấp xung clock nhằm vơ hiệu hóa hoạt động khác chip có reset cứng
1.2 Chức năng của chân tín hiệu
1.2.1 Các cổng vào/ra song song
8051 có cổng vào/ra song song bit Port0, Port1, Port2, Port3 Các cổng sử dụng cổng vào cổng
+)Cổng Port0 (các chân 32÷39) : cổng vào/ra song song có hai chức Trong thiết kế cỡ nhỏ không dùng nhớ mở rộng, có chức đường vào/ra Trong thiết kế cỡ lớn có nhớ mở rộng trở thành bus địa bus liệu đa hợp
(7)Hình 3: Sơ đồ khối chức vi điều khiển 8051
+)Cổng Port2 (các chân 21÷28): cổng vào/ra song song có tác dụng kép, dùng đường xuất nhập byte bus địa 16 bit thiết bị dùng nhớ mở rộng
(8)Bit Tên Chức chuyển đổi P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 RxT TxD INT0 INT1 T0 T1 WR RD
Đường vào liệu cổng nối tiếp Đường xuất liệu cổng nối tiếp Đường vào ngắt
Đường vào ngắt
Đường vào Bộ định thời/Bộ đếm thứ Đường vào Bộ định thời/Bộ đếm thứ Tín hiệu ghi liệu nhớ ngồi
Tín hiệu đọc liệu nhớ
Bảng 1: Các chức riêng chân cổng Port3
1.2.2 Các chân tín hiệu điều khiển
Chân cho phép nhớ chương trình PSEN (Program Storage Enable):
9 Tín hiệu PSEN tín hiệu chân 29 có tác dụng kép
9 Cho phép đọc nhớ chương trình ngồi, thường nối đến chân OE (Output Enable) EPROM cho phép đọc byte mã lệnh Tín hiệu PSEN logic thời gian vi điều khiển tìm nạp lệnh Các mã lệnh đọc từ EPROM qua bus liệu chốt vào ghi lệnh IR vi điều khiển để giải mã
9 Khi vi điều khiển thi hành chương trình ROM nội PSEN mức logic
Chân cho phép chốt địa ALE/PROG (Address Latch Enable):
9 Chân tín hiệu ALE (chân 30) đưa xung điều khiển cho phép chốt byte thấp địa vi điều khiển truy xuất nhớ Chân đầu vào xung lập trình lập trình cho FLASH, chân tín hiệu mức
9 Khi hoạt động bình thường, tín hiệu ALE phát với tần số không đổi 1/6 tần số tạo dao động chip, sử dụng cho mục đích định thời Tuy nhiên, có xung ALE bị bỏ qua vi điều khiển truy xuất nhớ ngồi
Chân tín hiệu truy xuất ngồi EA (External Access):
(9)9 Chân EA lấy làm chân cấp nguồn 12V lập trình cho FLASH vi điều khiển
Chân thiết lập lại RST (Reset):
9 Chân RST (chân 9) đường vào xóa vi điều khiển dùng để thiết lập lại hệ thống Khi chân tín hiệu đưa lên mức cao chu kì máy, ghi bên nạp giá trị thích hợp để khởi động hệ thống
9 RST kích cấp điện dùng mạch R-C Mạch sau:
Hình 4: Mạch thiết lập lại cho 8051
9 Trạng thái ghi vi điều khiển tóm tắt bảng Quan trọng ghi ghi đếm chương trình (PC – Program Counter) Sau thiết lập lại (RST trở mức thấp), ghi PC có giá trị 0000H, tức chương trình ln bắt đầu địa nhớ chương trình Nội dung RAM chip không bị thay đổi thiết lập lại
Thanh ghi Nội dung Bộ đếm chương trình
Thanh chứa A Thanh chứa B PSW
SP DPTR Port – IP
IE
Các ghi định thời SCON SBUF PCON(HMOS) PCON(CMOS) 0000H 00H 00H 00H 07H 0000H FFH xxx00000B 0xx00000B 00H 00H 00H 0xxxxxxxB 0xxx0000B
(10)Các chân XTAL1, XTAL2:
9 Các chân (chân 18, 19) nối với tạo dao động chip Mạch tạo dao động sau:
Hình 5: Mạch tạo dao động cho tạo dao động chip AT89C51
9 Tần số dao động thường 12MHz Khi tụ có giá trị 33pF Chân VCC nối đến +5V nguồn cấp, chân GND nối đất
1.3 Bộ nhớ chip RAM trong:
9 Bộ vi điều khiển 8051 có 128 byte RAM bao gồm 32 byte (00H đến 1FH) dành cho ghi, 16 byte (20H đến 2FH) vùng RAM định địa theo bit, sau 80 byte RAM nháp
9 Vùng ghi có 32 byte, chia thành khối (bank đến bank 3), khối có ghi (từ R0 đến R7)
9 Ở vùng RAM định địa theo bit, bit dánh địa từ 00H đến 7FH
Các ghi chuyên dụng (SFRs – Special Function Registers):
9 Các ghi có địa từ 80H đến FFH Chúng chứa nội dung ghi điều khiển
9 Sau số ghi chuyên dụng:
Thanh ghi Mã gợi nhớ Địa Chốt cổng Port0
Chốt cổng Port1 Chốt cổng Port2
P0 P1 P2