[r]
(1)1
Ch
ươ
ng 5 – ph n 1
ầ
NH P MÔN M CH
Ậ
Ạ
S
Ố
M ch t h p:
ạ
ổ ợ
(2)2
T ng quan
ổ
Ch
ươ
ng này s h c v :
ẽ ọ
ề
-
M t s m ch logic t h p thông d ng
ộ ố ạ
ổ ợ
ụ
-
Thi t k các m ch logic t h p ph c t p s
ế ế
ạ
ổ ợ
ứ ử
(3)3
Phân bi t m ch t h p và tu n
ệ
ạ
ổ ợ
ầ
t
ự
M ch t h pạ ổ ợ
: : : :
inputs outputs
M ch t h pạ ổ ợ
: :
inputs : : outputs
M e m o r y
MẠCH TỔ HỢP
- Ngõ thay
đổi
ngõ vào thay đổi
MẠCH TUẦN TỰ
- Ngõ thay
đổi phụ thuộc
vào ngõ vào
trạng thái trước
đó.
(4)4
N i dung
ộ
1 M ch c ng (Carry Ripple (CR) Adder)ạ ộ
2 M ch c ng nhìn trạ ộ ướ ốc s nh (Carry LookAhead (CLA) ớ
Adder)
3 M ch c ng/ m ch trạ ộ
4 Đ n v tính tốn lu n lý (Arithmetic Logic Unit)ơ ị ậ M ch gi i mã (Decoder)/ M ch mã hoá (Encoder)ạ ả
6 M ch d n kênh (Multiplexer)/ M ch chia kênh (Demultiplexer)ạ M ch t o Parity/ M ch ki m tra Parityạ ạ ể
(5)5
N i dung
ộ
1 M ch c ng (Carry Ripple (CR) Adder)ạ ộ
2 M ch c ng nhìn trạ ộ ướ ốc s nh (Carry LookAhead (CLA) ớ
Adder)
3 M ch c ng/ m ch trạ ộ
4 Đ n v tính tốn lu n lý (Arithmetic Logic Unit)ơ ị ậ M ch gi i mã (Decoder)/ M ch mã hoá (Encoder)ạ ả
6 M ch d n kênh (Multiplexer)/ M ch chia kênh (Demultiplexer)ạ M ch t o Parity/ M ch ki m tra Parityạ ạ ể
(6)6
1. M ch c ng Carry
ạ
ộ
(7)7
• C ng 2 s 1 bit có 4 trộ ố ường h pợ
M ch c ng 1 bit có t ng và s ạ ộ ổ ố
nh nh th này đớ ế ược g i là ọ
m ch c ng bán ph n (ạ ộ ầ HA)
M ch c ng bán ph n (Half Adder)
ạ
ộ
ầ
S đ m chơ
x
y
T ngổ
(8)8
M ch c ng nh phân song song
ạ
ộ
ị
•
C ng nh ng s có 2 ho c nhi u bit
ộ
ữ
ố
ặ
ề
– C ng t ng c p bit bình thộ ặ ường
– Nh ng v trí c p bit i, có th có carryin t bit i1 ư ị ặ ể
(9)9
Thi t k m t b c ng toàn ph n (Full
ế ế ộ ộ ộ
ầ
Adder)
B c ng toàn ph n (
ộ ộ
ầ
FA
)
– 3 ngõ vào (2 ngõ vào cho 2 s 1bit c n tính t ng, ố ầ ổ
và 1 ngõ vào cho s nh đ u vào (ố ầ carryin))
– 2 ngõ ra (1 ngõ ra cho t ng và 1 cho s nh đ u ra ổ ố ầ
(10)10
Thi t k m t b c ng toàn ph n (Full
ế ế ộ ộ ộ
ầ
Adder)
B ng s th tả ự ậ