Trang bị cho sinh viên: Kiến thức về phân tích nguyên lý và tính toán các thông số công suất các của mạch khuếch đại công suất âm tần.. 1.1.KHÁI NIỆM VỀ KHUẾCH ĐẠI CÔNG SUẤT.[r]
(1)BỘ CÔNG THƯƠNG
TRƯỜNG CAO ĐẲNG KỸ THUẬT CAO THẮNG
KHOA ĐIỆN TỬ - TIN HỌC BỘ MÔN ĐIỆN TỬ VIỄN THÔNG
NGUYỄN DUY THẮNG LẠI NGUYỄN DUY NGUYỄN PHÚ QUỚI
GIÁO TRÌNH
(2)(3)Mục lục
MỤC LỤC
CHƯƠNG
MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN
1.1 KHÁI NIỆM VỀ KHUẾCH ĐẠI CÔNG SUẤT
1.2 KHUẾCH ĐẠI CÔNG SUẤT LỚP A
1.2.1 Mạch dùng cuộn chặn
1.2.2 Mạch ghép biến áp
1.3 KHUẾCH ĐẠI CÔNG SUẤT LỚP B 11
1.4 KHUẾCH ĐẠI CÔNG SUẤT DÙNG TRANSISTOR BỔ PHỤ 15
BÀI TẬP CHƯƠNG 17
CHƯƠNG
ĐÁP ỨNG TẦN SỐ CỦA MẠCH KHUẾCH ĐẠI
2.1 KHÁI NIỆM VỀ ĐÁP ỨNG TẦN SỐ
2.2 THANG ĐO DECIBEL
2.3 ĐỒ THỊ BODE
2.4 PHÂN TÍCH ĐÁP ỨNG TẦN SỐ THẤP
2.4.1 Mạch có tụ ngõ vào
2.4.2 Mạch có tụ bypass
2.4.3 Mạch có tụ ngõ vào ngõ
2.4.4 Mạch có tụ hỗn hợp 13
2.5 PHÂN TÍCH ĐÁP ỨNG TẦN SỐ CAO 13
2.5.1 Mạch tương đương tần số cao 13
2.5.2 Hiệu ứng Miller 16
BÀI TẬP CHƯƠNG 20
CHƯƠNG 26
MẠCH LỌC TÍCH CỰC SỬ DỤNG OP-AMP 26
3.1 Khái niệm 26
3.2 Mạch lọc tích cực thơng thấp (Low Pass Filter – LPF) 27
3.2.1 Mạch lọc thông thấp bậc 27
(4)Mục lục
ii
3.3 Mạch lọc tích cực thơng cao (High Pass Filter – HPF) 33
3.3.1 Mạch lọc tích cực thông cao bậc 33
3.3.2 Mạch lọc thông cao bậc cao 36
3.4 Mạch lọc thông dải (Band pass filter – BPF) 39
3.4.1 BPF cách kết hợp HPF LPF 39
3.4.2 Mạch lọc thông dải BPF dùng cấu trúc đa hồi tiếp 42
3.4.3 Mạch lọc thơng dải BPF dùng cấu hình Sallen-Key 43
3.5 Mạch lọc chắn dải (Notch filter hay BSF: Band stop filter) 44
BÀI TẬP CHƯƠNG 46
CHƯƠNG 52
MẠCH DAO ĐỘNG 52
4.1 NGUYÊN LÝ HÌNH THÀNH DAO ĐỘNG 52
4.2 MẠCH TƯƠNG ĐƯƠNG KHI PHÂN TÍCH MẠCH DAO ĐỘNG 53
4.3 CÁC MẠCH DAO ĐỘNG CƠ BẢN 56
4.3.1 Mạch dao động Hartley 56
4.3.2 Mạch dao động Colpitt 56
4.3.3 Mạch dao động dịch pha 57
4.3.4 Mạch dao động cầu Wien 60
4.3.5 Mạch dao động Clapp 63
4.3.6 Dao động thạch anh (Crystal OSC) 64
BÀI TẬP CHƯƠNG 67
CHƯƠNG 68
MẠCH CỘNG HƯỞNG 68
5.1 MẠCH CỘNG HƯỞNG SONG SONG 68
5.2 MẠCH CỘNG HƯỞNG NỐI TIẾP 71
5.3 TRUYỀN CÔNG SUẤT CỰC ĐẠI CHO TẢI 73
5.4 MẠCH PHỐI HỢP TRỞ KHÁNG 74
BÀI TẬP CHƯƠNG 76
CHƯƠNG 79
MẠCH ĐIỀU CHẾ TÍN HIỆU 79
6.1 KHÁI NIỆM VỀ ĐIỀU CHẾ TÍN HIỆU 79
(5)Mục lục
6.3 ĐIỀU CHẾ THEO TẦN SỐ 83
6.4 ĐIỀU CHẾ THEO GÓC PHA 88
6.5 CÁC KỸ THUẬT ĐIỀU CHẾ SỐ 89
BÀI TẬP CHƯƠNG 92
TÀI LIỆU THAM KHẢO 93
PHỤ LỤC 94
(6)(7)Chương 1: Mạch khuếch đại công suất âm tần
CHƯƠNG
MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN
Trang bị cho sinh viên: Kiến thức phân tích nguyên lý tính tốn thơng số cơng suất mạch khuếch đại công suất âm tần
1.1.KHÁI NIỆM VỀ KHUẾCH ĐẠI CÔNG SUẤT
Được thiết kế tải có cơng suất lớn, khơng bị méo trung thực
Hình 1.1 Sơ đồ vị trí mạch khuếch đại cơng suất
Phân loại: Mạch khuếch đại công suất
được phân loại theo dạng sóng hình sin qua cực C transistor
Có loại chính:
Khuếch đại cơng suất lớp A:
Khuếch đại công suất lớp AB:
Khuếch đại công suất lớp B:
Khuếch đại cơng suất lớp C:
Hình 1.2 Phân loại mạch khuếch đại công suất Mạch khuếch
đại tín hiệu nhỏ
Mạch khuếch
đại cơng suất R
L
vi
iC
ICQ
0
t
t iC
ICQ
0
t iC
ICQ
0
t iC
(8)Chương 1: Mạch khuếch đại công suất âm tần
2
Trong chương nghiên cứu hai dạng mạch thông dụng khuếch đại lớp A khuếch đại lớp B
1.2.KHUẾCH ĐẠI CÔNG SUẤT LỚP A
1.2.1. Mạch dùng cuộn chặn
Xét mạch khuếch đại công suất lớp A dùng cuộn chặn RFC sau:
Hình 1.3 Mạch khuếch đại cơng suất lớp A dùng RFC
Phân tích mạch:
Do L→ ∞ nên xem ngắn mạch DC hở mạch AC
Phân tích DC: (ngắn mạch L)
e b
BEQ BB
CQ
R R
V V I
VCEQ VCC ReICQ
DCLL: VCC vCE iCRe (RDC = Re) (1.1)
Phân tích AC: (hở mạch L) RAC = RL
ACLL: CE CEQ
ÂC CQ
C v V
R I
i
(1.2)
Điều kiện maxswing:
AC CEQ CQ CM
R V I I max ,
L→∞
C1→∞
C2→∞
Ce→∞
Re
Rb RL
ri
ii
VBB
iC
(9)Chương 1: Mạch khuếch đại công suất âm tần
CEQ CQ AC
CM V I R
V max min , Giả sử: iC Icmsin.t
Thì iL ILmsin.t Icmsin.t Tại điểm Qmaxswing:
L e
CC dc
ac CC CQ
R R
V R
R V I
CC L e
L ac
CQ
CEQ V
R R
R R
I V
Lúc Q trung điểm đường ACLL Hình 1.4 DCLL ACLL
L e
CC CQ
max LM max CM
R R
V I
I I
Nếu Re << RL:
Bỏ qua điện áp rơi Re: VCEQ ≈ VCC không phụ thuộc vào ICQ
Lưu ý giá trị dòng iC thay đổi từ đến 2ICQ vCE thay đổi từ 2VCC đến
Tính tốn cơng suất:
Ta có:
c L CC c CQ
C i
R V i I
i
c L i i
L CC CQ C L
R V I
i i
i
DCLL (-1/Rdc)
ACLL (-1/Rac)
ICQ
VCEQ VCC VCEQ + ICQRac vCE
iC
0
Q
iC
vCE
VCC
DCLL
(10)Chương 1: Mạch khuếch đại công suất âm tần L c cc ce CEQ
CE V v V i R
v
và vL iLRL icRL
Nếu dịng điện vào có dạng hình sin: ii Iimsin.t ic Icmsin.t Biên độ dịng ic Icm đạt giá trị ICQ hay Icm ≤ ICQ
Công suất nguồn cung cấp: không phụ thuộc vào dịng tín hiệu vào
L CC CQ CC CC R V I V
P (1.3)
Cơng suất tải: vì iL = -ic nên ILm = Icm
2 R I R I P L cm L Lm
L (1.4)
Công suất tiêu tán trung bình cực đại xảy Icm = ICQ
L CC L CQ max , L R V R I
P
Công suất tiêu tán cực C:
2 R I R V P P P L cm L CC L CC
C (1.5)
PC cực tiểu PL đạt cực đại:
L CC , C R V P
PC cực đại khơng có tín hiệu vào: CEQ CQ
L CC max
,
C V I
R V
P
Hiệu suất: CQ cm CQ CC L cm CC L I I I V R I P P
(1.6)
Hiệu suất đạt cực đại Icm = ICQ:
% 50 max
Hệ số sử dụng: (chỉ số chất lượng có ích)
P, ICQ Icm 50% PC PL
PCC = PC + PL
(11)Chương 1: Mạch khuếch đại công suất âm tần P
P
max , L
max , C
(1.7)
Do đó, để cung cấp tải 25W chọn transistor có cơng suất tiêu tán 50W
Đường Hyperbol tiêu tán cực đại: Các thông số cần thiết chọn transistor cơng suất
khi thiết kế
Phải chịu dịng khoảng 2ICQ
Điện áp chịu đựng VCE ≥ VCC
Tần số hoạt động không nhỏ tần số tín hiệu PC,max = VCEQ.ICQ
Hình 1.6 Đường Hyperbol cơng suất
Để làm việc an tồn, điểm tĩnh Q phải nằm đường hyperbol Đường tải AC có độ dốc (-1/RL) giao với trục vCE điện áp bé BVCEO giao với trục iC dòng nhỏ
iC cực đại Tức là:
CEO CC BV V
2
C CQ maxi I
2
Để có maxswing đối xứng CEQ L
CQ V
R
I
kết hợp với phương trình (1), điểm tĩnh Q vị trí:
L max , C CQ
R P
I VCEQ PC,maxRL Tại điểm Q, độ dốc đường hyperbol là:
L CEQ
CQ CE
C
R V
I v
i
iC
vCE max iC
Vùng làm việc an
toàn
PC,max = vCEiC (sau suy giảm)
PC,max (trước suy giảm)
BVCEO
(12)Chương 1: Mạch khuếch đại cơng suất âm tần
6
Ví dụ 1.1: Cho mạch hình vẽ:
Transistor có PC,max = 4W,
BVCEO = 40V, iCmax = 2A, RL
= 10 Xác định điểm Q để công suất tải đạt cực đại Xác định nguồn cung cấp VCC
Giải:
Vẽ đường có phương trình
10 v v R
1
i CE
CE L
C , điểm Q giao điểm đường đường PC,max =ICQ.VCEQ = Từ hình vẽ, ta suy ra:
63 10 ICQ
3 10
VCEQ
Điện áp VCC chọn ≈VCEQ bỏ qua sụt áp Re:
VCC = 6.3V
vCE,max ≈ 12.6V < BVCEQ
Xác định công suất:
Công suất tiêu tán cực đại tải:
W 2
10 63
R I P
2 L
2 CQ max ,
L
L→∞
C1→∞
C2→∞
Ce→∞
Re
Rb RL
ri
ii
VBB
iC
DCLL
ACLL IC , A
vCE ,
V 12.6
6.3 0.63
1.26
PC, max =
4W
0
(13)Chương 1: Mạch khuếch đại công suất âm tần Chọn Re, Rb VBB:
1 R
R b
e
, chọn Re nhỏ để cơng suất tiêu tán bỏ qua Ta
có thể chọn Re =
W P
W I
P C,max
2 CQ
Re Chọn Rb cho:
10 R
R e
b
Nếu = 40 Rb ≈
VBB ≈ 0.7 + (0.63)(1) = 1.33V
Thay đổi max iC = 1A Nếu điểm Q khơng thay đổi max Icm = 0.37A Do
A t sin 37
iC công suất tiêu tán cực đại tải:
0.37 10 0.69W
1
PL,max 2
Vì RL = 10 không đổi nên đường tải AC không đổi Tuy nhiên, đường tải dịch
chuyển cho giao với trục iC điểm max iC = 1A, điểm Q tại:
ICQ = 0.5A VCEQ = VCC = 5V
Dòng điện iC = 0.5sint (A) công suất tiêu tán tải: 0.5 10 1.25W
2
PL,max
Ta thấy công suất tải tính hai trường hợp ln nhỏ 2W Đó ta khơng thể bù suy giảm biên độ dòng iC Điều cải tiến
mạch khuếch đại ghép biến áp
Ví dụ 1.2: Cho mạch hình vẽ Có RL =
10 Transistor có thơng số sau: PC,max = 2.5W
BVCEO = 80V
VCE,sat = 2V
Xác định điểm Q để công suất tải đạt cực đại
Giải:
Cơng suất tải cực đại dịng điện tải đạt cực đại Phương trình ACLL:
C CQ CE CEQ
L i I v V
R
Khi iC đạt cực đại:
iC = 2ICQ vCE = VCE,sat
Rb
L
Re
C →∞
VB
Ce
→∞ C →∞
RL
(14)Chương 1: Mạch khuếch đại công suất âm tần
8 Do đó: RLICQ VCEQ VCE,sat
Để tránh tượng công suất tiêu tán collector, ta cho:
ICQVCEQ = PC,max
Giải hệ phương trình, ta được:
2 L sat , CE L max , C L sat , CE CQ R V R P R V I sat , CE L max , C sat , CE CEQ V R P V V
Tọa độ điểm Q: ICQ = 0.41A VCEQ = 6.1V nguồn cung cấp:
VCC = 6.1 V
Chú ý: ACLL tiếp xúc đường Hyperbol khơng có nghĩa cơng suất tiêu tán trung bình vượt q PC,max, cơng suất tiêu tán cực đại cực C xảy khơng có tín hiệu
Vì Icm = 0.41A nên cơng suất trung bình tải:
0.41 10 0.84W R I
PL,max 2CQ L Hiệu suất cực đại (bỏ qua tiêu tán Re) là:
33.6%
41 84 P P CC max , L
max
Hệ số sử dụng (chỉ số chất lượng có ích):
98 84 max , max , L C P P
1.2.2. Mạch ghép biến áp
Xét mạch khuếch đại công suất lớp A ghép biến áp sau:
Hình 1.7 Mạch khuếch đại cơng suất lớp A dùng biến áp iC, A
vCE, V
VCE,sat
0.41
2 6.1 10.2 1.02
ACLL
RLICQ = VCEQ – VCE,sat
Rb
Re RL
iC
iL
ii
Ce→∞
CC→∞
-+
+
(15)
Chương 1: Mạch khuếch đại công suất âm tần Giả sử biến áp lý tưởng Ta có:
vc = NvL (1.8)
và Nic = -iL
Ta được: vc(-ic) = vLiL
L L L
L c c
' R R N i
v N i v
Do trở kháng AC R’L nhìn vào biến áp N2.RL Phương trình DCLL ACLL:
DCLL: VCC = vCE + iERC ≈ vCE + icRe
ACLL: vc = vce = -ic.R’L
Hình 1.8 Phương trình đường tải Nếu chọn Re cho Re R'L dịng tĩnh để đạt maxswing là:
L CC CQ
' R V
I
Tính tốn cơng suất:
Tính tốn tương tự phần trước, thay RL thành R’L Tín hiệu vào ii có dạng hình sin:
t sin I
ic cm
Công suất nguồn cung cấp:
L CC CQ
CC CC
' R V I
V
P
Công suất tải: t sin I
iL Lm
L Lm
L R
2 I
P Do ILm = N.Icm nên
iC
vCE
2VCC
VCC
2ICQ
0
ACLL DCLL
(16)Chương 1: Mạch khuếch đại công suất âm tần
10 L
2 cm L R'
2 I
P
Công suất tiêu tán Collector: L cm L CC
C R'
2 I ' R V P
PC đạt cực đại khơng có tín hiệu:
CQ CEQ L CC max ,
C V I
' R V
P
Hiệu suất: % 50 I I max CQ
cm
Hệ số sử dụng: P P max , L max , C
Ví dụ 1.3: Một transistor có PC,max = 4W, BVCEO = 40, max iC = 1A với mạch ghép biến
áp đến tải 10 Thiết kế khuếch có cơng suất tải đạt cực đại Tính VCC, PL,
tỷ số biến áp N
Giải:
Áp dụng công thức học, ta được:
N 63 N R N P I L max , c
CQ (A)
N R N P
VCEQ C,max L (V) Mạch ghép biến áp, chọn điểm Q miễn là:
C CQ maxi
N 12 I
2
và 2VCEQ 12.6N40BVCEO
Những bất đẳng thức xác định giới hạn N: 1.26<N<3.17
Vấn đề chọn khoảng điểm Q, thực tế thường chọn dòng nhỏ tốt, dòng lớn kéo theo nguồn cung cấp, kích thước, giá
Thường nguồn cung cấp VCC xác định trước, cịn thơng số quan trọng khác tỷ số
vịng biến áp Thường chọn N = 2:
(17)Chương 1: Mạch khuếch đại công suất âm tần PL,max = (1/2).(0.32)2.22.10 = 2W
1.3. KHUẾCH ĐẠI CÔNG SUẤT LỚP B
Trong mạch khuếch đại lớp A, hiệu suất lớn 50% giá trị đỉnh dòng collector Icm ≤ ICQ Trong khuếch đại lớp B, dịng tĩnh ICQ < Icm công suất tiêu tán
collector thấp hiệu suất tăng lên đến 78.5%
Biến áp đảo pha cung cấp tín hiệu ngược pha 1800 cho T
1 T2 Ngõ có dịng iC1
và iC2:
iL = N(iC2 – iC1) (1.9)
Hoạt động mạch: bán kỳ đầu iB1 = nên T1 phân cực trạng thái tắt dẫn
đến iC1 = 0, iB2 > nên T2 dẫn dịng iC2 có dạng hình vẽ Ở bán kỳ
T1 dẫn T2 tắt Như dòng tải iL liên hệ với dòng iC1 iC2 theo biểu thức (1.9) có
dạng hình vẽ
Hình 2.10 Dạng sóng
iB1
Iim
t
ILm
t
-ILm
ILm = NIcm iC1
Icm
t
Icm = hfeIim -Iim
Iim
t
iB2
Iim
t
iC2
Icm
t
Méo crossover
ii
ii
iC2
iC1
-iB2
iB1
vL RL
+
VCC
(18)Chương 1: Mạch khuếch đại công suất âm tần
12
Đối với dạng mạch này, dòng tải bị méo xuyên 0, hiệu ứng gọi méo crossover Do mạch phân cực, khơng có tín hiệu vào vBE = 0, transistor hoạt động vùng
tuyến tính iB đủ dương để vBE ≈ 0.7V (đối với Si)
Để loại bỏ méo dạng này, mối nối BE phân cực xấp xỉ 0.7V Kết làm mạch trở thành loại AB loại B Trong thực tế, người ta thường cho phép méo crossover chúng bị lọc ngõ (do lọc gồm transformer điện dung phân bố ký sinh)
Xác định đường tải:
Do đặc tính mạch, transistor hoạt động bán kỳ nên cần nghiên cứu hoạt động cho transistor
Xét hoạt động transistor T2:
DCLL: vCE = VCC
ACLL:
L CE
C
R v
i
'
Hình 1.12 Phương trình ACLL Trong khoảng thời gian T2 tắt, iC2 = vCE2 = VCC + NvL thay đổi từ VCC (khi vCE1
= VCC NvL = 0) đến 2VCC (khi vCE1 = NvL = VCC) Vì transistor
tắt ACLL đường nằm ngang iC2 =
Như max iC1 iC2
L CC cm
' R V
I
Tính tốn cơng suất: Giả sử tín hiệu vào tín hiệu sin: ii Iimsin.t
VCC
ii
iB2 iC2
RL
Hình 1.11 Mạch tương đương
iC2
VCC
DCLL
ACLL
2VCC
vCE
0
isupply
Icm
t
0 T/2 T 3T/2
iC1 iC2
iC2
(19)Chương 1: Mạch khuếch đại công suất âm tần
Công suất nguồn cung cấp:
T/2 /
T C1 C2 CC
CC i t i t dt
T V P
mà T/2 cm
/
T C1 C2 I
2 dt t i t i T cm CC CC V I
2 P
Giá trị max là:
L CC L CC CC max , CC ' R V ' R V V P
Công suất tải:
L cm L 2 cm L Lm
L I R'
2 R N I R I
P
Giá trị max là:
L CC max , L ' R V P
Công suất tiêu tán trờn Collector:
PL
PCC ỗ 78.5% P,ỗ
Icm
(20)Chương 1: Mạch khuếch đại công suất âm tần
14 Tổng công suất tiêu tán T1 T2:
2 I ' R I V P P P 2 cm L cm CC L CC
C
Giá trị cực đại PC tìm cách vi phân PC theo Icm cho 0, ta
được:
L CC cm ' R V I
Do đó, giá trị max PC:
L CC L CC max , C ' R V ' R V P Hiệu suất: CC L cm cm CC cm L CC L V ' R I I V I ' R P P
Hiệu suất đạt cực đại
L CC cm ' R V
I Khi đó: % 78 max
Hệ số sử dụng:
5 ' R V ' R V P P L CC L 2 CC max , L max , C
Nếu công suất tải PL,max = 25W transistor tiêu tán 5W Một thuận lợi khác
khi khơng có tín hiệu khơng có dịng tĩnh mạch (khơng tiêu thụ cơng suất)
Ví dụ 1.4: Thiết kế mạch khuếch đại lớp B công suất cực đại tải 10, biết
PC,max = 4W Dùng hai transistor có: BVCEO = 40V, max iC = 1A Tìm VCC, N mạch
phân cực để tránh méo crossover Tính tốn cơng suất hiệu suất
Giải:
Công suất tải đạt cực đại: I V ' R V
P CC cm
L CC max
,
L
Cơng suất tăng cách tăng VCC Icm Tuy nhiên VCC Icm khơng thể tăng
đến vơ hạn Transistor có thông số giới hạn sau: V
20 BV
2