Đăng nhập
Hoặc tiếp tục với email
Nhớ mật khẩu
Đang tải... (xem toàn văn)
Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
THÔNG TIN TÀI LIỆU
Cấu trúc
TÓM TẮT
ABSTRACT
MỤC LỤC
CHƯƠNG 1: GIỚI THIỆU TỔNG QUAN 1
CHƯƠNG 2: THIẾT KẾ CẤU TRÚC PHẦN CỨNG CHO GIẢI THUẬT TÁCH CẢNH NỀN DỰA TRÊN PHƯƠNG PHÁP SINGLE GAUSSIAN VÀ GIẢI THUẬT GROWCUT 19
CHƯƠNG 3: MÔ PHỎNG KIỂM TRA THIẾT KẾ 57
CHƯƠNG 4: HIỆN THỰC HỆ THỐNG TRÊN KIT FPGA 74
CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 104
DANH MỤC BẢNG
DANH MỤC CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT
DANH MỤC CÁC HÌNH VẼ
CHƯƠNG 1: GIỚI THIỆU TỔNG QUAN
1.1 Giới thiệu về giải thuật tách cảnh nền
1.2 Các công trình nghiên cứu liên quan
1.2.1 Một số phương pháp mô hình nền
1.2.1.1 Mô hình nền cơ bản
1.2.1.2 Phương pháp thống kê
1.2.1.3 Thuật toán phân cụm K-means
1.2.2 Phân vùng ảnh dựa trên phương pháp GrowCut
1.3 Phương pháp tiếp cận
1.3.1 Hệ thống đề nghị
1.4 Mục tiêu, nội dung luận văn
1.4.1 Mục tiêu
1.4.2 Nội dung
CHƯƠNG 2: THIẾT KẾ CẤU TRÚC PHẦN CỨNG CHO GIẢI THUẬT TÁCH CẢNH NỀN DỰA TRÊN PHƯƠNG PHÁP SINGLE GAUSSIAN VÀ GIẢI THUẬT GROWCUT
2.1 Giải thuật tách cảnh nền dựa trên phương pháp Single Gaussin và GROWCUT
2.1.1 Mô hình nền
2.1.2 Trừ nền dựa trên phương pháp Growcut
2.1.2.1 Tạo mặt nạ bimap, gán nhãn đối tượng
2.1.2.2 Giải thuật GrowCut
2.1.3 Cập nhật mô hình nền
2.2 Mô tả tổng quan thiết kế trên cấu trúc phần cứng
2.2.1 Yêu cầu chi tiết thiết kế
2.2.2 Giới thiệu một số chuẩn bus của hãng altera
2.2.2.1 Tìm hiểu Avalon Streaming (Avalon-ST) [13]
2.2.2.2 Avalon-ST video protocol [14]
2.3 Mô tả chi tiết thiết kế
2.3.1 Khối Sink Control
2.3.2 Khối Source Control
2.3.3 Khối AMM control master
2.3.3.1 Giao tiếp điều khiển
2.3.3.2 Giao tiếp đọc dữ liệu
2.3.3.3 Giao tiếp ghi dữ liệu
2.3.4 Khối data controller
2.3.4.1 Chức năng
2.3.4.2 Cấu trúc và nguyên lý hoạt động
2.3.4.3 Khối data writer
2.3.4.4 Khối data reader
2.3.4.5 Khối core
2.3.4.5.1 Khối Update
2.3.4.5.2 Khối sub
2.3.4.5.3 Khối threshold
2.3.4.5.4 Khối Update Mean
2.3.4.5.5 Khối Update Var
2.3.4.5.6 Khối GrowCut
CHƯƠNG 3: MÔ PHỎNG KIỂM TRA THIẾT KẾ
3.1 Mô hình kiểm tra thiết kế
3.2 Phương pháp mô phỏng
3.3 Kết quả mô phỏng IP
3.3.1 Dạng sóng khối sink control
3.3.2 Dạng sóng khối source control
3.3.3 Dạng sóng khối data controller
3.3.3.1 Dạng sóng khối data writer
3.3.3.2 Khối core
3.3.3.2.1 Dạng sóng khối Growcut
3.4 So sánh kết quả mô phỏng phần cứng với phần mềm
3.5
CHƯƠNG 4: HIỆN THỰC HỆ THỐNG TRÊN KIT FPGA
4.1 Giới thiệu hệ thống
4.2 Tổng hợp và đóng gói IP trong SOPC
4.3 Xây dựng hệ thống SOPC
4.4 Tổng hợp hệ thống
4.4.1 Phân tích tín hiệu clock
4.5 Kết quả hiện thực hệ thống trên kit FPGA Cyclone III
4.6 Phân tích, nhận xét, đánh giá kết quả
4.6.1 Phân tích tốc độ dữ liệu, khả năng xử lý thời gian thực
4.6.2 Đánh giá về chất lượng xử lý tách cảnh nền
4.6.3 Nhận xét, đánh giá kết quả
CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
5.1 Kết luận
5.2 Hướng phát triển
PHỤ LỤC
Nội dung
Ngày đăng: 27/01/2021, 08:58
TỪ KHÓA LIÊN QUAN
TÀI LIỆU CÙNG NGƯỜI DÙNG
TÀI LIỆU LIÊN QUAN