Thiết kế giao tiếp máy tính với KIT 8085, chương 3

chương 3: GIẢI MÃ HIỂN THỊ 8279 Cấu trúc 8279 Phần cứng: 8279 là một phương pháp phần cứng để giao tiếp với bàn phím ma trận và hiển thò đa hợp. Bất lợi của phương pháp dùng phần mềm là vi xử lí bò bận trong lúc kiểm tra và làm tươi hiển thò. 8279 sẽ thay thế vi xử lí đảm trách hai nhiệm vụ này. 8279 (Hình ) là một thiết bò dạng DIP _ 40, có hai phần chính : bàn phím và hiển thò. Phần bàn phím có thể được nối với một ma trận tối đa 64 phím, sự gõ phím được giải nẩy và mãphím được lưu trữ vào bộ nhớ FIFO bên trong (First _ In _ First _ Out : Vào trước, ra trước) , và một tín hiệu ngắt được phát ra mỗi lần gõ phím. Phần hiển thò có thể cung cấp một hiển thò có quét tối đa 16 Led. Phần này có bộ nhớ RAM 16 x 8, có thể được sử dụng đọc / ghi thông tin cho các mục đích hiển thò. Phần hiển thò có thể được khởi tạo ở dạng ghi phải (right entry) hoặc ghi trái (left entry). Tần số xung đồng hồ cấp cho 8279 tối đa là 3,125MHz Hình 7: Sơ đồ chân logic của 8279 Bảng 3: Chức năng các chân IC 8279 Tên chân Số chân Mô tả và chức năng DB0 – DB7 8 Bi-directional databus:Đường dữ liệu 2 chiều. Tất cả các lệnh và dữ liệu giữaCPU và 8279 được truyền trên những đường dữ liệu này. CLK 1 Clock input: ngõ vào xung clock. Xung clock có tần ố tối đa là 3,125MHz. RESET 1 Reset in: dùng để đặt lại trạng thái làm việc của 8279 khi ngõ vào này ở mức cao. Sau khi được reset, 8279 có thể làm việc ở chế độ:  Hiển thò 16 ký tự lối vào trái.  Lập mã quét phím khóa ngoài 2 phím. CS\ 1 Chip select: tác động mức thấp cho phép 8279 thực hiện các chức năng kết nối với CPU để truyền và nhận dữ liệu. A0 1 Buffer address: đường đòa chỉ này thương được kết nối với đ5a chỉ A0 của vi xử lý dùng để phân biệt lệnh hay dữ liệu.  A0=[1]: tín hiệu vào ra là lệnh.  A0=[0]:tín hiệu vào ra là dữ liệu. RD\, WR\ 2 Read, Write:ch phép đọc hay ghi dữ liệu lên bus dữ liệu, thanh ghi điều khiển hay bộ nhớ RAM hiển thò. IRQ 1 Interrupt Request: đường tín hiệu yêu cầu ngắt (output). Ngõ ra này sẽ ở mức cao nế có dữ liệu ở trong bộ nhớ FIFO hay SensorRAM, ngõ ra này sẽ ở mức thấp mỗi khicó sự đọc bộ nhớ FIFO/SensorRAM và trởlại mức cao khi d4có dữ liệu chứa trong RAM. Vss, Vcc 2 Cấp nguồn 0Vvà +5V cho 8279. SL0 – SL3 4 Scan lines: 4 đường scan line nàycó thể giải mã ra 16 đường hay mã hóa thành 1 đường, được dùng để quét phím hay ma trận cảm biến và hiển thò. RL0 – RL7 8 Return line: được nối với đường scan line thông qua các phím hay công tắc cảm biến. Ở chế độ quét phím, sẽ kết hợp với các đường scan lines tạo thành mã của phím được nhấn. SHIFT 1 Shift, Control / Strobe input Mode: CTRL/STB 1 trong chế độ quét phím, mức logic của từng ngõ vào này sẽ được lưu trữ với vò trí của phím để tạo ra 1 giá trò của phím được nhấn. OUT A0 – A3 OUT B0 – B3 4 4 Đêy là 2 portngõ ra của thanh ghi hiển thò 16 x 4 bit. Dữ liệu từ những thanh ghi này sẽ được đưa ra đồng bộ kết hợp với các đường quét scan lines để đa hợp thành số hiển thò. Hai ngõ ra 4 bit này có thể xóa độc lập và có thể kết hợp với nhau để tạo thành một ngõ ra 8 bit. BD\ 1 Blanking display: dùng để xóa hiển thò trong quá trình chuyển đổi giữa các số hay khi gặp lệnh xóa hiển thò. Sơ đồ khối logic (Hình 8) trình bày bốn phần chính của 8279 : bàn phím, quét, hiển thò và giao tiếp vi xử lí. Các chức năng của các phần này được miêu tả như dưới đây : IR BD CL RESE DB0- Data Buffer Control and Timing Registers Timing and Control Internal Data Bus (8) Display Address Registers 16 x 8 Display RAM 8 x 8 FIFO/Sensor RAM Keyboard Debounce and Control OUT A0-A3 OUT Display Registers SL0- Scan Counter RD WR CS A0 I/O Control 8 FIFO/Sensor RAM Status RL0-RL7 SHIF Return Hình 8: Sơ đồ khối của 8279 Để giao tiếp với vi xử lý, 8279 cần tám đường dữ liệu hai chiều (BD 0 _ BD 7 ), một đường yêu cầu ngắt (IRQ), và sáu đường giao tiếp, kể cả đường đòa chỉ của bộ đệm (A 0 ) Khi A 0 ở mức cao, các tín hiệu được hiểu như là các từ điều khiển và trạng thái. Khi A 0 ở mức thấp, các tín hiệu được hiểu là dữ liệu. Đường IRQ lên mức cao bất kì lúc nào việc ghi nhận dữ liệu vào FIFO. Tín hiệu này được sử dụng để ngắt vi xử lí nhằm chỉ thò tính khả dụng của dữ liệu. I.1.1.1. Lập trình cho 8279 Để có sử dụng 8279, cần biết các từ điều khiển của 8279. 8279 có tất cả tám từ điều khiển, tùy theo mục đích sử dụng mà sẽ chọn từ điều khiển thích hợp.  Đặt mốt hiển thò / bàn phím MSB LS B Mã 0 0 0 D D K K K Trong đó, D D là mốt hiển thò và K K K là mốt bàn phím D D 0 0 Hiển thò 8 kí tự 8 bit _ ghi trái 0 1 Hiển thò 16 kí tự 8 bit _ ghi trái 1 0 Hiển thò 8 kí tự 8 bit _ ghi phải 1 1 Hiển thò 16 kí tự 8 bit _ ghi phải K K K 0 0 0 Bàn phím quét có lập mã _ Khóa ngoài 2 phím 0 0 1 Bàn phím quét có giải mã _ Khóa ngoài 2 phím 0 1 0 Bàn phím quét có lập mã _ Xoay vòng N phím 0 1 1 Bàn phím quét có giải mã _ Xoay vòng N phím 1 0 0 Ma trận cảm biến, quét có lập mã 1 0 1 Ma trận cảm biến, quét có giải mã 1 1 0 Ngõ vào Strob, quét hiển thò có lập mã 1 1 0 Ngõ vào Strob, quét hiển thò có giải mã Trong suốt thời gian RAM hiển thò đang bò xoá (  160 S), nó không thể được ghi vào. Bit có trọng số cao nhất (MSB) của từ trạng thái được đặt trong suốt thời gian này. Khi RAM hiển thò trở nên khả dụng trở lại, bit này tự động được đặt lại.  Khởi tạo 8279 Mặc dù 8279 có tới tám từ điều khiển, nhưng không phải lúc nào cũng sử dụng hết tất cả tám từ này. Khi khởi tạo một 8279, thứ tự các từ điều khiển sau đây là cần thiết : + Đặt mốt hiển thò / bàn phím + Lập trình xung đồng hồ + Xoá RAM hiển thò, hoặc FIFO hoặc cả hai Các từ điều khiển còn lại có thể được gởi ra thanh ghi điều khiển trong lúc này hoặc khi cần. . chương 3: GIẢI MÃ HIỂN THỊ 8279 Cấu trúc 8279 Phần cứng: 8279 là một phương pháp phần cứng để giao tiếp với bàn phím ma trận và. thực hiện các chức năng kết nối với CPU để truyền và nhận dữ liệu. A0 1 Buffer address: đường đòa chỉ này thương được kết nối với đ5a chỉ A0 của vi xử